[發(fā)明專利]基于余弦算法和格雷編碼的模數(shù)轉(zhuǎn)換方法

無效

• 申請?zhí)枺?/td>: 201210343014.4
• 申請日: 2012-09-14
• 公開（公告）號: CN102868404A
• 公開（公告）日: 2013-01-09
• 發(fā)明（設(shè)計）人: 呂錦柏;王毅
• 申請（專利權(quán)）人: 北京交通大學(xué)
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 北京正理專利代理有限公司 11257
• 代理人: 張雪梅

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字信號與模擬信號轉(zhuǎn)換方法，更具體地，本發(fā)明涉及一種基于余弦算法和格雷編碼的模數(shù)轉(zhuǎn)換方法。

背景技術(shù)

模數(shù)轉(zhuǎn)換器ADC是將模擬信號轉(zhuǎn)換為數(shù)字信號的橋梁，是電子技術(shù)發(fā)展的關(guān)鍵和瓶頸所在。目前，世界上有多種類型的ADC，例如有并行ADC、逐次逼近型ADC、積分型ADC，∑-Δ型ADC和流水線型ADC。多種類型的ADC各有其優(yōu)缺點并能滿足具體的應(yīng)用要求。并聯(lián)比較型ADC，又稱為閃爍式ADC，是目前A/D轉(zhuǎn)換器中轉(zhuǎn)換速度最快的一種，在視頻編碼等要求高速數(shù)模轉(zhuǎn)換的場合具有不可替代的作用。由于分辨率受管芯尺寸、過大的輸入電容、大量比較器以及編碼寄存系統(tǒng)所產(chǎn)生的功率消耗等限制，閃爍式ADC難以向高精度方向發(fā)展。目前，大部分模數(shù)轉(zhuǎn)換在編碼方式上均采用自然二進(jìn)制碼編碼形式，在編碼過程中，特別是在編碼進(jìn)位過程中，容易使電路產(chǎn)生很大的尖峰脈沖。對于流水線型ADC，每級的流水線需將次前級的輸出經(jīng)數(shù)模D/A轉(zhuǎn)換還原成模擬信號，并將該信號與輸入信號之間求差，作為本級的輸入信號。每級電路余量的輸出波形存在突變現(xiàn)象，容易引入較大的噪聲，從而影響轉(zhuǎn)換精度，由于數(shù)模轉(zhuǎn)換器DAC的存在，也增加了系統(tǒng)誤差的來源。

因此，需要一種能夠克服上述缺陷的編碼方法，以提供具有高的模數(shù)A/D轉(zhuǎn)換效率和可靠性的模數(shù)轉(zhuǎn)換方法和裝置。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個方面，提供一種基于余弦算法與格雷編碼的二進(jìn)制模數(shù)轉(zhuǎn)換方法，該方法包括：

對模擬輸入信號U_i進(jìn)行采樣；

基于余弦算法計算所述模擬輸入信號U_i的n位數(shù)據(jù)值Y_n，n為自然數(shù)；以及

將所述數(shù)據(jù)值Y_n與零比較，得到第n位格雷碼碼值G_n；

Gn=0(Yn≥0)1(Yn<0)]]>

將格雷碼G_n序列作為該模擬輸入信號的AD轉(zhuǎn)換輸出信號。

優(yōu)選地，所述基于余弦算法計算所述模擬輸入信號U_i的n位數(shù)據(jù)值Y_n的步驟進(jìn)一步包括：

根據(jù)下述公式計算所述模擬輸入信號U_i的n位數(shù)據(jù)值Y_n，

Yn=Uin=0cos(2n-1Ui)n≥1]]>其中，U_i∈(-π,π)，

在所得到的格雷碼G_n序列中，G₀為符號位。由此提供一種雙極性信號并行式模數(shù)轉(zhuǎn)換方法。