[發(fā)明專利]半導(dǎo)體裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201210341760.X
• 申請(qǐng)日: 2012-09-14
• 公開(kāi)（公告）號(hào): CN103001582B
• 公開(kāi)（公告）日: 2017-03-01
• 發(fā)明（設(shè)計(jì)）人: 鈴木早苗
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): H03B5/02
• 分類號(hào): H03B5/02
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所11038
• 代理人: 金曉

交叉引用

本專利申請(qǐng)基于巴黎公約要求日本專利申請(qǐng)JP?2011-201303的的優(yōu)先權(quán)。其公開(kāi)內(nèi)容通過(guò)引用并入本文。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置，特別是具有振蕩電路的半導(dǎo)體裝置。

對(duì)移動(dòng)信息終端和數(shù)字靜態(tài)照相機(jī)（DSC）等的小型化在持續(xù)進(jìn)行。隨著終端的小型化，電池也被小型化，并且使用小容量紐扣電池的情況正在增加。出于這個(gè)原因，甚至對(duì)于在大規(guī)模集成電路（LSI）中總是工作的振蕩電路也需要低的功率消耗量。

作為為這樣的振蕩電路供電的方法，如下的現(xiàn)有技術(shù)是已知的，其中來(lái)自恒壓電路的電源電壓被降低到一個(gè)恒定電壓，并且該降低的電壓被供給到振蕩電路。然而，在這種傳統(tǒng)技術(shù)中，隨著電壓下降的寬度增加，需要具有更高電阻值的電阻元件。當(dāng)電阻元件具有較高的電阻值時(shí)，該LSI中的電阻元件需要更大的面積。

因此，需要節(jié)省LSI中的占用面積和低的功率消耗量。

結(jié)合上述內(nèi)容，振蕩電路被公開(kāi)在專利文獻(xiàn)1（JP2005-159786A）中。該振蕩電路具有如下目標(biāo)以降低消耗電流。此振蕩電路具有功能部分，其抑制對(duì)振蕩柵極的供電電壓。該振蕩電路通過(guò)使用對(duì)二極管連接方式的晶體管的閾值電壓來(lái)抑制電壓。

圖1是根據(jù)專利文獻(xiàn)1的振蕩電路的結(jié)構(gòu)的電路圖。將描述圖1所示的振蕩電路的各部件。該振蕩電路被配置有振蕩選通電路部分120，第一和第二幅值抑制電路151和152，幅值放大電路109，輸入側(cè)電容器C101，輸出側(cè)電容器C102，反饋電阻103和諧振器104。振蕩選通電路部分120設(shè)置有PMOS晶體管101和NMOS晶體管102。第一幅值抑制電路151設(shè)置有PMOS晶體管107。第一幅值抑制電路151還設(shè)置有二極管130，另一PMOS晶體管132和第一電流源134等，但這些元件的描述被省略。第二幅值抑制電路152設(shè)置有NMOS晶體管108。第二幅值抑制電路152還設(shè)置有第二二極管131，另一NMOS晶體管133和第二電流源135等，但這些組件的描述被省略。幅值放大電路109設(shè)置有PMOS晶體管111和NMOS晶體管112。

將描述圖1所示的振蕩電路的各部件的連接關(guān)系。PMOS晶體管107的源極與電源VCC連接。PMOS晶體管107的柵極和漏極共同連接到PMOS晶體管101的源極。PMOS晶體管101的柵極與NMOS晶體管102的柵極、反饋電阻103的端部之一、諧振器104的端部之一、和輸入側(cè)電容器C101的端部之一共同連接。PMOS晶體管101的漏極與NMOS晶體管102的漏極，反饋電阻103的另一端，諧振器104的另一端、輸出側(cè)電容器C102的端部之一、PMOS晶體管111的柵極和NMOS晶體管112的柵極共同連接。NMOS晶體管102的源極與NMOS晶體管108的柵極和漏極共同連接。NMOS晶體管108的源極接地。輸入側(cè)電容器C101的另一端被接地。輸出側(cè)電容器C102的另一端被接地。PMOS晶體管111的源極與電源VCC連接。PMOS晶體管111的漏極與NMOS晶體管112的漏極和輸出部CKOUT共同連接。NMOS晶體管112的源極被接地。

將描述圖1所示的振蕩電路的操作。在第一幅值抑制電路151中，PMOS晶體管107的柵極和漏極以所謂的“二極管連接”的方式連接。因此，PMOS晶體管107漏極的電壓等于從電源電壓VCC降低PMOS晶體管107的閾值電壓的電壓。在下文中，PMOS晶體管107的閾值電壓被稱為Vt107。

按照相同的方式，NMOS晶體管108在第二幅值抑制電路152中采用二極管連接的方式。因此，NMOS晶體管108漏極的電壓等于從地電壓升高NMOS晶體管108的閾值電壓的電壓。在下文中，NMOS晶體管108的閾值電壓被稱為Vt108。

在振蕩選通電路部分120中，PMOS晶體管101和NMOS晶體管102串聯(lián)連接在第一幅值抑制電路151的PMOS晶體管107的漏極和第二幅值抑制電路152的NMOS晶體管108的漏極之間。因此，振蕩選通電路部分120所產(chǎn)生的振蕩信號(hào)的幅值處于比電源電壓VCC低閾值電壓Vt107的電壓和比地電壓高閾值電壓Vt108的電壓之間。

在這里，振蕩選通電路部分120的輸出信號(hào)通過(guò)反饋電阻103和諧振器104反饋到輸入側(cè)以振蕩。應(yīng)當(dāng)注意的是，當(dāng)產(chǎn)生了振蕩選通電路部分120的振蕩信號(hào)時(shí)，在輸入側(cè)電容器C101和輸出側(cè)電容器C102中執(zhí)行充電操作和放電操作。伴隨充電/放電操作的電流在振蕩電路中被消耗。在專利文獻(xiàn)1，通過(guò)使該振蕩信號(hào)的幅值較小來(lái)減小振蕩電路所消耗的功率量。

引用列表