[發明專利]無信號反饋使用雙比較器的精確信號調整方法及定時系統

無效

• 申請號: 201210341446.1
• 申請日: 2012-06-28
• 公開（公告）號: CN102882494A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: S·T·克萊門斯
• 申請（專利權）人: 通用電氣公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 何欣亭;李浩

技術領域

本發明涉及比較器電路，以及更具體地，涉及一種使用兩個比較器分別比較可變幅度的輸入信號與上限閾值和下限閾值的方法和相關電路。

背景技術

在許多電子電路中，期望在所需的信號處理操作之前將模擬傳感器輸出從模擬信號轉換成數字信號。一種將模擬信號轉換成數字信號的現有技術解決方案是通過使用比較器來邏輯地比較模擬信號輸入與例如額定預期閾值的另一輸入信號的電特性。這個電特性可以是電壓、電流或類似物。當模擬信號輸入的電特性值越過閾值，則比較器的輸出轉換。

有時，背景噪聲被疊加在模擬信號輸入。這個疊加會在模擬信號輸入上產生各種不想要的幅度變化。背景噪聲會給模擬信號輸入幅度增加的峰和谷。當這些幅度變動經過比較器，這些變動能夠頻繁地來回經過閾值電平。這個越過閾值的頻繁的幅度轉換也將會在比較器輸出信號中生成頻繁的轉換并且通常被稱作跳動。這種跳動屬性通常是不想要的，以及反饋電路有時被用來控制跳動。

為了消除某種程度的跳動，比較器可以使用遲滯(hysteresis)以限制模擬信號輸入有效地越過閾值的次數。選擇除了上限閾值和下限閾值外的額定閾值。額定閾值代表比較器的預期輸出將要改變之處的幅度。上限閾值高于額定閾值，并且比較器的信號不發生改變直到模擬信號輸入越過上限閾值。類似地，比較器輸出不會再次改變直到模擬信號輸入下降到低于下限閾值，該下限閾值低于額定閾值。因此，比較器的遲滯被用來消除由在模擬信號輸入上疊加的噪聲電平創建的比較器輸出的雜散切換(spurious?switch)。上限閾值和下限閾值被選擇用于在維持關于模擬輸入信號越過額定閾值處的準確的比較器輸出的同時使跳動最小化。

典型的反饋電路使用遲滯的這種應用和單個比較器來估算何時模擬信號輸入越過上限閾值電平和下限閾值電平。在模擬信號輸入越過上限閾值后，反饋電路將切換比較器以使用下限閾值。但是，在某些情況下，模擬信號輸入可以最初越過上限閾值然后在遲滯能夠切換至下限閾值前向下越過上限閾值。這種情況生成快速波動形式的雜散比較器輸出，或跳動。跳動將會妨礙在后續電路部件中發生的信號處理。此外，這種使用反饋電路的典型解決方案可能會有傳播延遲，其將在結果輸出波形中生成不想要的相位移動。

因此，需要對方法和電路進行改進。

發明內容

為了提供本發明的某些示例方面的基本了解，下面提出本發明的簡化概要。這個概要不是本發明的廣泛概述。此外，這個概要不是為了標識本發明的關鍵單元也不是為了描述本發明的范圍。本概要的唯一目的是為了以簡化的形式提出本發明的某些概念，作為將在之后提出的更加詳細的描述的序言。

根據一方面，本發明提供了一種電子信號調整(electronic?signal?rectification)的方法。該方法包括生成可變幅度輸入信號、確定上限閾值電平以及確定下限閾值電平。該方法包括將可變幅度輸入信號和上限閾值電平輸入至第一比較器中。該方法包括將可變幅度輸入信號和下限閾值電平輸入至第二比較器中。該方法包括使用遲滯電路在第一比較器生成中第一數字輸出信號以及使用遲滯電路在第二比較器中生成第二數字輸出信號。該方法包括將第一數字輸出信號和第二數字輸出信號輸入至邏輯陣列中。該方法包括在邏輯陣列中生成數字電平脈沖輸出信號，其在可變幅度輸入信號經過閾值電平處發生數字轉換。

根據另一方面，本發明提供信號調整和定時電路，用于接收可變幅度輸入信號以及生成數字電平脈沖輸出信號，其在可變幅度輸入信號經過閾值電平時轉換。該調整和定時電路包括第一比較器，用于比較可變幅度輸入信號與所確定的上限閾值信號并生成指示該比較的第一數字輸出信號。該電路包括耦合至第一比較器的遲滯電路。該電路包括第二比較器，用于比較可變幅度輸入信號與所確定的下限閾值信號并生成指示該比較的第二數字輸出信號。該電路包括耦合至第二比較器的遲滯電路。該電路包括邏輯陣列，用于接收第一數字輸出信號和第二數字輸出信號，以及生成在可變幅度輸入信號經過閾值電平時發生轉換的數字電平脈沖輸出信號。

附圖說明

通過參照附圖閱讀下面的描述，本發明所涉及的領域的技術人員很容易理解本發明的前述和其它方面，其中：

圖1是示出根據本發明的一方面的信號調整和定時電路示例的框圖；

圖2是示出圖1的信號調整和定時電路操作的圖表，包括可變幅度輸入信號、從兩個比較器產生的輸出信號以及數字電平脈沖輸出信號；以及

圖3是示出根據本發明的一方面的信號調整和定時電路操作方法的頂層流程圖。

具體實施方式