[發(fā)明專利]一種全MOS型比較器電路無效
| 申請?zhí)枺?/td> | 201210340973.0 | 申請日: | 2012-09-16 |
| 公開(公告)號: | CN103684366A | 公開(公告)日: | 2014-03-26 |
| 發(fā)明(設(shè)計)人: | 王紀云;桑園;吳勇 | 申請(專利權(quán))人: | 鄭州單點科技軟件有限公司 |
| 主分類號: | H03K5/22 | 分類號: | H03K5/22 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 450016 河南省鄭州市經(jīng)*** | 國省代碼: | 河南;41 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 mos 比較 電路 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種全MOS型比較器電路。
背景技術(shù)
比較器是電子電路里面經(jīng)常用到的,現(xiàn)有技術(shù)的構(gòu)成比較器的電路一般是由雙極型晶體管、電阻和電容構(gòu)建而成的,由于雙極型晶體管自身的特性,其狀態(tài)轉(zhuǎn)換效果較差且速度較慢,其電阻是比較耗能的原件,電容作為有源元件也會影響到電路的速度。同時,雙極型晶體管、電阻和電容在集成電路里面所占的面積較大,不利于在集成電路中的應(yīng)用。
發(fā)明內(nèi)容
本發(fā)明的發(fā)明目的在于:針對上述存在的問題,提供一種全MOS管構(gòu)建的全MOS型比較器電路。
本發(fā)明采用的技術(shù)方案是這樣的:一種全MOS型比較器電路,該全MOS型比較器電路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管和第二NMOS管。
所述各MOS管間的連接關(guān)系為:第一PMOS管的源極連接電壓源,漏極連接第二PMOS管的源極和第三PMOS管的源極,柵極連接第二PMOS管的漏極、第一NMOS管的漏極和第二NMOS管的柵極;第二PMOS管的柵極與第一NMOS管的柵極和第一輸入端連接;第三PMOS管的柵極與第四PMOS管的柵極和第二輸入端連接,漏極與第四PMOS管的源極、第五PMOS管的柵極和第六PMOS管的柵極連接;第四PMOS管的漏極與第一NMOS管的源極和第二NMOS管的漏極連接;第五PMOS管的漏極與第六PMOS管的源極和輸出端連接;第六PMOS管的漏極接地;第二NMOS管的源極接地。
上述的電路中。所述第三PMOS管和第四PMOS管為參數(shù)相同的PMOS管,所述第五PMOS管和第六PMOS管為參數(shù)相同的PMOS管。
綜上所述,由于采用了上述技術(shù)方案,本發(fā)明的有益效果是:全MOS結(jié)構(gòu),MOS管的控制特性好,相應(yīng)速度快,在集成電路中所占面積小,適合用于集成電路中設(shè)計該全MOS型比較器電路。
附圖說明
圖1是本發(fā)明全MOS型比較器電路的電路原理圖。
具體實施方式
下面結(jié)合附圖,對本發(fā)明作詳細的說明。
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白,以下結(jié)合附圖及實施例,對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解,此處所描述的具體實施例僅僅用以解釋本發(fā)明,并不用于限定本發(fā)明。
如圖1所示,是本發(fā)明全MOS型比較器電路的電路原理圖。
本發(fā)明的一種全MOS型比較器電路,該全MOS型比較器電路包括六只PMOS管和兩只NMOS管;其中所述六只PMOS管分別為:第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5和第六PMOS管P6,兩只NMOS管分別為:第一NMOS管N1和第二NMOS管N2;在本發(fā)明的電路中,所述第三PMOS管P3和第四PMOS管P4選用參數(shù)相同的PMOS管,所述第五PMOS管P5和第六PMOS管P6選用參數(shù)相同的PMOS管。
下面結(jié)合圖1對本發(fā)明上述的8個MOS管之間的連接關(guān)系做進一步的說明:所述第一PMOS管P1的源極連接電壓源VDD,漏極連接第二PMOS管P2的源極和第三PMOS管P3的源極,柵極連接第二PMOS管P2的漏極、第一NMOS管N1的漏極和第二NMOS管N2的柵極;第二PMOS管P2的柵極與第一NMOS管N1的柵極和第一輸入端IN1連接;第三PMOS管P3的柵極與第四PMOS管P4的柵極和第二輸入端連接,漏極與第四PMOS管P4的源極、第五PMOS管P5的柵極和第六PMOS管P6的柵極連接;第四PMOS管P4的漏極與第一NMOS管N1的源極和第二NMOS管N2的漏極連接;第五PMOS管P5的漏極與第六PMOS管P6的源極和輸出端OUT連接;第六PMOS管P6的漏極接地;第二NMOS管N2的源極接地。
以上所述僅為本發(fā)明的較佳實施例而已,并不用以限制本發(fā)明,凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等,均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于鄭州單點科技軟件有限公司,未經(jīng)鄭州單點科技軟件有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210340973.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





