[發明專利]一種單片電平生成集成電路

無效

• 申請號: 201210340972.6
• 申請日: 2012-09-16
• 公開（公告）號: CN103677036A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 桑園;王曉娟;王紀云
• 申請（專利權）人: 鄭州單點科技軟件有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種單片電平生成集成電路。

背景技術

在數字電路中，出發電路動作的一般是高低電平或脈沖電壓。在某些精度要求較高的電路中，電平的穩定性對電路性能要求影響較大。現有技術生成的電平一般穩定性較差，滿足不了精度和穩定度的要求。

發明內容

本發明的發明目的在于：針對上述存在的問題，提供一種單片電平生成集成電路。

本發明采用的技術方案是這樣的：一種單片電平生成集成電路，包括差動放大電路和輸出級。所述差動放大電路包括P型第一MOS管、第二MOS管，N型第四MOS管、第五MOS管、第六MOS管；所述輸出級包括P型第三MOS管，N型第七MOS管、第八MOS管、第九MOS管。

所述差動放大器的第一MOS管的漏極、源極和柵極分別連接到第四MOS管的漏極、遞升電壓VPP以及第二MOS管的柵極和第一MOS管的漏極；第二MOS管的漏極、源極和柵極分別連接到第五MOS管的漏極、遞升電壓VPP和第一MOS管的柵極；第四MOS管的漏極、源極和柵極分別連接到第一MOS管的漏極、第六MOS管的漏極以及第八MOS管的源極和第九MOS管的漏極；第五MOS管的漏極、源極和柵極分別連接到第二MOS管的漏極、第六MOS管的漏極和偏移電壓；第六MOS管的漏極、源極和柵極分別連接到第四MOS管和第五MOS管（M5）的源極、內電源電壓以及偏壓。?

所述輸出級的第三MOS管的漏極、源極和柵極分別連接到第七MOS管的漏極、外電源電壓VDD和第二MOS管的漏極；第七MOS管的漏極、源極和柵極分別連接到第三MOS管的漏極、第八MOS管的漏極和第七MOS管的漏極；第八MOS管的漏極、源極和柵極分別連接到第七MOS管的源極、第九MOS管的漏極和第八MOS管的漏極；第九MOS管的漏極、源極和柵極分別連接到第八MOS管的源極、內電源電壓和偏壓；電平輸出連接第三MOS管的漏極、第七MOS管的漏極和柵極。

作為優選，在上述的單片電平生成集成電路中還包括一電平輸出電容，該負載電容橋接與電平輸出和地之間。具體的，該電平輸出電容可以為一N型第十MOS管，該第十MOS管的源極和漏極并聯接地，柵極連接電平輸出。

上述的單片電平生成集成電路中，第一MOS管M1與第二MOS管M2的參數相同，第四MOS管M4與第五MOS管M5的參數相同,第七MOS管M7與第八MOS管M8的參數相同。

綜上所述，由于采用了上述技術方案，本發明的有益效果是：該專用的單片電平生成集成電路能夠生成精度較高也較穩定的電平。

附圖說明

圖1是本發明單片電平生成集成電路的電路原理圖。

具體實施方式

下面結合附圖，對本發明作詳細的說明。

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。

如圖1所示，是本發明一種單片電平生成集成電路的電路原理圖。本發明的電路包括差動放大電路和輸出級。所述差動放大電路包括P型第一MOS管M1、第二MOS管M2，N型第四MOS管M4、第五MOS管M5、第六MOS管M6；所述輸出級包括P型第三MOS管M3，N型第七MOS管M7、第八MOS管M8、第九MOS管M9。

差動放大器的第一MOS管M1的漏極、源極和柵極分別連接到第四MOS管M4的漏極、遞升電壓VPP以及第二MOS管M2的柵極和第一MOS管M1的漏極；第二MOS管M2的漏極、源極和柵極分別連接到第五MOS管M5的漏極、遞升電壓VPP和第一MOS管M1的柵極；第四MOS管M4的漏極、源極和柵極分別連接到第一MOS管M1的漏極、第六MOS管M6的漏極以及第八MOS管M8的源極和第九MOS管M9的漏極；第五MOS管M5的漏極、源極和柵極分別連接到第二MOS管M1的漏極、第六MOS管M6的漏極和偏移電壓Voffset；第六MOS管M6的漏極、源極和柵極分別連接到第四MOS管M4和第五MOS管M5的源極、內電源電壓VBB以及偏壓Bias。?