[發明專利]一種低成本時鐘復用方法

無效

• 申請號: 201210340086.3
• 申請日: 2012-09-13
• 公開（公告）號: CN102890528A
• 公開（公告）日: 2013-01-23
• 發明（設計）人: 田洪元
• 申請（專利權）人: 曙光信息產業（北京）有限公司
• 主分類號: G06F1/04
• 分類號: G06F1/04
• 代理公司: 北京安博達知識產權代理有限公司 11271
• 代理人: 徐國文

技術領域

本發明屬于計算機技術領域，具體涉及一種低成本時鐘復用方法。

背景技術

隨著應用以及網絡技術的發展，越來越多的服務器被部署應用。隨著服務器產品功能日益強大，種類越來越多。服務器主板上的芯片數量不斷增加，對應的時鐘需求也就越來越多。由于很多IC使用的時鐘的類型以及頻點相同，因此帶來了一個問題，如何用低成本的方案可以實現一顆有源晶體為更多的IC提供參考時鐘成為業內普遍關心也研究的一個問題。

目前用于應用于實際中方案一為直接公用時鐘，即直接將時鐘供給多顆IC，在鏈路上串接匹配電阻。當系統上共用時鐘的幾顆IC之間的距離比較接近并且時鐘線的長度比較短時，時鐘信號可以滿足系統的要求。如圖1，采用直接共用時鐘的框圖3顆IC共用一個時鐘。當IC之間的距離比較遠，而時鐘信號（時鐘1、時鐘2和時鐘3等）走線內比較長時，時鐘信號將發生嚴重的反射，導致信號質量變差，無法滿足IC對時鐘的要求。當有兩顆IC時，時鐘1，時鐘2走線內比較長時信號的波形，信號發生嚴重的反射。如圖2所示，采用時鐘緩沖器的時鐘共用框圖，但是由于采用專用的時鐘緩沖器，帶來的是成本的上的大幅上升。

發明內容

為了克服上述現有技術的不足，本發明提供一種低成本時鐘復用方法，時鐘源提供時鐘信號，時鐘信號經過邏輯門，通過邏輯門導通為后級集成電路提供時鐘信號，邏輯門的實用，使時鐘信號質量得以保證，完全滿足系統的要求。

為了實現上述發明目的，本發明采取如下技術方案：

一種低成本時鐘復用方法，所述方法包括以下步驟：

步驟1：時鐘源提供時鐘信號；

步驟2：所述時鐘信號經過邏輯門，通過邏輯門導通為后級集成電路提供時鐘信號。

所述步驟1中，時鐘源包括有源晶振和時鐘IC。

所述步驟2中，邏輯門包括與門、或門、非門、異或門、與非門和或非門。

所述邏輯門與時鐘源的距離在1/6時鐘上升沿時間所能傳輸的距離以內。

所述邏輯門的導通時間小于1/2個時鐘周期。

與現有技術相比，本發明的有益效果在于：

1.本發明提供一種低成本時鐘復用方法，時鐘源提供時鐘信號，時鐘信號經過邏輯門，通過邏輯門導通為后級集成電路提供時鐘信號，邏輯門的實用，使時鐘信號質量得以保證，完全滿足系統的要求；

2.提供了邏輯門與有源晶振連接長度限制，保證有源時鐘晶振共用的時鐘信號質量；

3.方法簡單，成本低。

附圖說明

圖1是現有技術中采用直接共用時鐘框圖；

圖2是現有技術中采用時鐘緩沖器的時鐘公用框圖；

圖3是本發明中低成本時鐘復用方法實施例框圖。

具體實施方式

下面結合附圖對本發明作進一步詳細說明。

如圖3，一種低成本時鐘復用方法，所述方法包括以下步驟：

步驟1：時鐘源提供時鐘信號；

步驟2：所述時鐘信號經過N個邏輯門，通過邏輯門導通為后級集成電路提供時鐘信號。

所述步驟1中，時鐘源包括有源晶振和時鐘IC。

所述步驟2中，邏輯門包括與門、或門、非門、異或門、與非門和或非門。

所述邏輯門與時鐘源的距離在1/6時鐘上升沿時間所能傳輸的距離以內。

所述邏輯門的導通時間小于1/2個時鐘周期。

最后應當說明的是：以上實施例僅用以說明本發明的技術方案而非對其限制，盡管參照上述實施例對本發明進行了詳細的說明，所屬領域的普通技術人員應當理解：依然可以對本發明的具體實施方式進行修改或者等同替換，而未脫離本發明精神和范圍的任何修改或者等同替換，其均應涵蓋在本發明的權利要求范圍當中。