[發(fā)明專利]SRAM的I/O電路

有效

• 申請?zhí)枺?/td>: 201210339320.0
• 申請日: 2012-09-13
• 公開（公告）號: CN103680590A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設計）人: 潘勁東;方偉;丁艷;史增博;仇超文
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C7/24
• 分類號: G11C7/24
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

1.一種SRAM的I/O電路，包括輸入電路和輸出電路，其特征在于：

所述輸入電路包括：

正相輸入電路，用于接收一輸入信號，并提供流經所述正相輸入電路的輸入信號；其包括輸入端、輸出端和復位端；其輸入端用于接收所述輸入信號；其輸出端用于輸出流經所述正相輸入電路的輸入信號；其復位端用于在每接收一個輸入信號之前接收一第一復位信號，以進行復位；

反相冗余復制輸入電路，用于與所述正相輸入電路同時接收所述輸入信號并對所述輸入信號進行反相處理；其包括輸入端、輸出端和復位端；其輸入端用于接收所述輸入信號；其輸出端用于輸出流經所述反相冗余復制輸入電路的所述反相輸入信號；其復位端用于在每接收一個輸入信號之前，與所述正相輸入電路同時接收所述第一復位信號，以進行復位；

所述輸出電路包括：

正相輸出電路，用于接收靈敏放大器發(fā)出的一對互補的輸出信號，并輸出流經所述正相輸出電路的輸出信號；其包括第一輸入端、第二輸入端、輸出端和復位端；其第一輸入端和第二輸入端用于接收所述一對互補的輸出信號；其輸出端用于輸出流經所述正相輸出電路的輸出信號；其復位端用于在每接收一對互補的輸出信號之前接收一第二復位信號，以進行復位；

反相冗余復制輸出電路，用于與所述正相輸出電路同時接收所述一對互補的輸出信號并進行反相處理；其包括第一輸入端、第二輸入端、輸出端和復位端；其第一輸入端和第二輸入端用于接收所述一對互補的輸出信號；其輸出端用于輸出流經所述反相冗余復制輸出電路的所述反相輸出信號；其復位端用于在每接收一對互補的輸出信號之前，與所述正相輸出電路同時接收所述第二復位信號，以進行復位。

2.根據(jù)權利要求1所述的SRAM的I/O電路，其特征在于，所述正相輸入電路包括：

第一非門電路，其輸入端作為所述正相輸入電路的輸入端以接收所述輸入信號；

傳輸門電路，其輸入端連接所述第一非門電路的輸出端；

或非門電路，其第一輸入端連接所述傳輸門電路的輸出端，其第二輸入端作為所述正相輸入電路的復位端，以在所述正相輸入電路每接收一個輸入信號之前接收所述第一復位信號，其輸出端作為所述正相輸入電路的輸出端以提供流經所述正相輸入電路的輸入信號；

第二非門電路，其輸入端連接所述或非門電路的輸出端，其輸出端連接所述或非門電路的第一輸入端。

3.根據(jù)權利要求2所述的SRAM的I/O電路，其特征在于，所述反相冗余復制輸入電路包括：

第三非門電路，用于與所述正相輸入電路同時接收所述輸入信號并對所述輸入信號進行反相處理，其輸入端作為所述反相冗余復制輸入電路的輸入端以接收所述輸入信號；

第一復制非門電路，其輸入端連接所述第三非門電路的輸出端；

復制傳輸門電路，其輸入端連接所述第一復制非門電路的輸出端；

復制或非門電路，其第一輸入端連接所述復制傳輸門電路的輸出端，其第二輸入端作為所述反相冗余復制輸入電路的復位端，以在所述反相冗余復制輸入電路每接收一個輸入信號之前與所述正相輸入電路同時接收所述第一復位信號，其輸出端作為所述反相冗余復制輸入電路的輸出端；

第二復制非門電路，其輸入端連接所述復制或非門電路的輸出端，其輸出端連接所述復制或非門電路的第一輸入端。

4.根據(jù)權利要求2所述的SRAM的I/O電路，其特征在于，所述傳輸門電路包括：

一NMOS晶體管，其漏極連接所述第一非門電路的輸出端，其源極連接所述或非門電路的第一輸入端，其柵極接收一第一時鐘控制信號；

一PMOS晶體管，其漏極連接所述第一非門電路的輸出端，其源極連接所述或非門電路的第一輸入端，其柵極接收一第二時鐘控制信號。

5.根據(jù)權利要求3所述的SRAM的I/O電路，其特征在于，所述復制傳輸門電路包括：

一復制NMOS晶體管，其漏極連接所述第一復制非門電路的輸出端，其源極連接所述復制或非門電路的第一輸入端，其柵極接收所述第一時鐘控制信號；

一復制PMOS晶體管，其漏極連接所述第一復制非門電路的輸出端，其源極連接所述復制或非門電路的第一輸入端，其柵極接收所述第二時鐘控制信號。

6.根據(jù)權利要求4或5所述的SRAM的I/O電路，其特征在于：所述第一時鐘控制信號和第二時鐘控制信號為一對互補的時鐘控制信號。