[發(fā)明專利]一種半導(dǎo)體器件的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210337269.X
• 申請(qǐng)日: 2012-09-12
• 公開（公告）號(hào): CN103681500A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 韋慶松;于書坤
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)

在半導(dǎo)體技術(shù)領(lǐng)域中，對(duì)于45nm節(jié)點(diǎn)以下的先進(jìn)的多晶硅/氮氧化硅技術(shù)，應(yīng)力工程成為器件性能提升的最重要的因素之一。對(duì)于PMOS，鍺硅技術(shù)可以通過給溝道施加壓應(yīng)力來提高載流子遷移率。由于鍺硅沉積對(duì)凹槽表面的雜質(zhì)和氧化物非常敏感，因此，通常將光刻膠剝離、TMAH濕刻（一般用于改善凹槽形狀）和鍺硅工藝預(yù)清洗等濕刻工藝的總的工藝量設(shè)置得非常大以減少雜質(zhì)和氧化。在現(xiàn)有技術(shù)中，由于前述的濕刻工藝均可以刻蝕氧化硅，因此鍺硅遮蔽層一般采用氮化硅（SiN）或以氮化硅在上面為主體成分的氧化硅+氮化硅雙層薄膜，而非純氧化硅。為了阻止?jié)窨毯箧N硅在PMOS頂端的非正常沉積現(xiàn)象，氮化硅薄膜也往往被用作柵極（或偽柵極）的硬掩膜。現(xiàn)有技術(shù)中，一般通過干刻結(jié)合濕刻的方式來形成用于制作鍺硅的PMOS的凹槽（可以為sigma型或U型等）。在干刻形成凹槽的過程中，PMOS區(qū)的鍺硅遮蔽層（也作為PMOS的臨時(shí)側(cè)墻）會(huì)同時(shí)被刻蝕掉一部分，而NMOS區(qū)的鍺硅遮蔽層則由于光刻膠的保護(hù)而不會(huì)被刻蝕，這就造成了鍺硅遮蔽層在NMOS區(qū)和PMOS區(qū)的厚度不均衡。對(duì)于應(yīng)用高k金屬柵極技術(shù)的半導(dǎo)體制程，上述NMOS區(qū)和PMOS區(qū)的鍺硅遮蔽層（臨時(shí)側(cè)墻）厚度不均衡現(xiàn)象將成為影響鍺硅遮蔽層去除以及應(yīng)力臨近技術(shù)（Stress?Proximity?Technique；簡(jiǎn)稱SPT）或?qū)娱g介電層（Inter?Layer?Dielectric；簡(jiǎn)稱ILD）化學(xué)機(jī)械拋光（Chemical?Mechanical?Polishing；簡(jiǎn)稱CMP）等后續(xù)工藝的重大問題。

對(duì)于高k金屬柵極技術(shù)，在硅化鎳（NiSi）沉積過程中多晶硅（偽柵極）的頂部必須有硬掩膜保護(hù)，否則多晶硅的頂部會(huì)形成金屬硅化物（硅化鎳）。而在偽柵極去除工藝中是無法去除金屬硅化物的，這就造成了金屬硅化物的殘留，進(jìn)而導(dǎo)致金屬柵無法正常形成（金屬無法沉積生長(zhǎng)到原偽柵極去除后留下的溝槽）。

如果鍺硅遮蔽層在鍺硅層形成后被立即去除，那么過刻工藝量（over?etch?amount）需要被很好的控制。如果過刻工藝量太少，會(huì)造成NMOS區(qū)的臨時(shí)側(cè)墻（即鍺硅遮蔽層）的殘留，將直接影響后續(xù)的側(cè)墻形成等工藝。如果過刻工藝量過大，則會(huì)對(duì)PMOS的偽柵極硬掩膜、偽柵極頂端側(cè)翼、側(cè)墻、甚至AA區(qū)造成破壞。在金屬硅化物形成工藝預(yù)清洗之后，被破壞的偽柵極硬掩膜、偽柵極頂端側(cè)翼和側(cè)墻將無法在硅化鎳（NiSi）沉積過程中保護(hù)偽柵極頂端側(cè)翼，進(jìn)而造成偽柵極（多晶硅）的金屬化。

如果鍺硅遮蔽層被作為側(cè)墻的一部分被保留到應(yīng)力臨近技術(shù)（SPT）的工藝步驟，側(cè)墻的厚度不均衡問題仍然存在，過刻工藝量的過小或過大仍會(huì)造成NMOS的偽柵極硬掩膜和/或側(cè)墻殘留，或者，偽柵極頂端側(cè)翼的破壞。如果存在NMOS的偽柵極硬掩膜殘留，將在后續(xù)的ILD?CMP工藝中需要進(jìn)行更多的過拋光，進(jìn)而會(huì)造成實(shí)際形成的金屬柵極的高度減小。如果偽柵極頂端側(cè)翼被破壞，在金屬硅化物形成工藝的預(yù)清洗之后，被破壞的側(cè)墻將無法保護(hù)偽柵極（多晶硅），進(jìn)而造成多晶硅的金屬化（silicidation）。如果在SPT工藝中PMOS的多晶硅被破壞，將導(dǎo)致金屬柵極形成后金屬柵極被破壞。因此，濕刻工藝過刻量是一個(gè)非常重要的問題。并且，側(cè)壁層（包括偏移側(cè)壁、臨時(shí)側(cè)墻、主側(cè)墻等）在NMOS區(qū)域和PMOS區(qū)域厚度不一致的問題，也會(huì)在后續(xù)通過離子注入形成源漏極時(shí)對(duì)NMOS和PMOS的一致性造成不良影響，影響器件的性能。

下面以一種傳統(tǒng)的半導(dǎo)體器件的制造方法為例，進(jìn)一步介紹一下現(xiàn)有技術(shù)中存在的上述問題。現(xiàn)有技術(shù)中的半導(dǎo)體器件的制造方法，一般包括如下步驟：

步驟1：提供半導(dǎo)體襯底100，并在半導(dǎo)體襯底100上形成淺溝槽隔離（STI）101、位于NMOS區(qū)的偽柵極102A、偽柵極硬掩膜103A和偏移側(cè)壁104A、位于PMOS區(qū)的偽柵極102B、偽柵極硬掩膜103B和偏移側(cè)壁104B，如圖1A所示。其中，偽柵極硬掩膜103A和103B的材料為氮化硅。偽柵極102A和102B一般為多晶硅或無定形硅材料，僅僅是在半導(dǎo)體器件的制程中臨時(shí)占據(jù)柵極的位置，在后續(xù)工藝中會(huì)被去除，并被真正作為柵極的金屬柵極所替代。