[發明專利]一種銅互聯線的制作工藝有效

申請號：	201210333872.0	申請日：	2012-09-11
公開（公告）號：	CN102832107A	公開（公告）日：	2012-12-19
發明（設計）人：	毛智彪	申請（專利權）人：	上海華力微電子有限公司
主分類號：	H01L21/027	分類號：	H01L21/027;H01L21/768
代理公司：	上海申新律師事務所 31272	代理人：	竺路玲
地址：	201210 上海市浦***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種銅互聯線制作工藝
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體制造領域，尤其涉及一種銅互聯線的制作工藝。

背景技術

隨著半導體芯片的集成度不斷提高，晶體管的特征尺寸在不斷縮小。

當晶體管的特征尺寸進入到130納米技術節點之后，由于鋁的高電阻特性，銅互連逐漸替代鋁互連成為金屬互連的主流，現在廣泛采用的銅導線的制作方法是大馬士革工藝的鑲嵌技術，其中溝槽優先雙大馬士革工藝是實現銅導線和通孔銅一次成形的方法之一。

圖1a-1f為本發明背景技術中溝槽優先雙大馬士革工藝的結構流程示意圖；如圖1a-1f所示，沉積低介電常數介質層12覆蓋硅襯底11的上表面后，涂布光刻膠13覆蓋介質層12的上表面，依次采用光刻、刻蝕工藝于介質層12中形成金屬槽14后，再次涂布光刻膠15充滿金屬槽14并覆蓋剩余的介質層12的上表面，經過光刻、刻蝕工藝后，于金屬槽14的底部形成貫穿至硅襯底11的上表面的通孔16，最后利用金屬沉積工藝和化學機械研磨工藝，形成金屬導線17和金屬通孔18。

而當晶體管的特征尺寸微縮進入到32納米及其以下技術節點后，單次光刻曝光已經不能滿足制作密集線陣列圖形所需的分辨率，于是雙重圖形(double?patterning)成形技術被廣泛應用于制作32納米及其以下技術節點的密集線陣列圖形。

圖2a-2e為本發明背景技術中雙重圖形成形工藝的結構流程示意圖；如圖2a-2e所示，在襯底硅21上依次沉積襯底膜22、硬掩膜23和光刻膠24，對光刻膠24進行曝光、顯影后，形成光阻，并以該光阻為掩膜回蝕部分硬掩膜23至襯底膜22的上表面，去除上述光阻后形成第一光刻圖形25和金屬槽26，且第一光刻圖形25和金屬槽26的長度比例為1:3；之后，涂布第二光刻膠27覆蓋第一光刻圖形25的側壁及其上表面和襯底膜22暴露的上表面，曝光、顯影后，去除多余的光刻膠，于金屬槽26中間部位形成與第一光刻圖形25相同長度的第二光刻圖形28；最后，以第一光刻圖形25和第二光刻圖形28為掩膜部分刻蝕襯底膜22至硅襯底21的上表面，去除上述的第一光刻圖形25和第二光刻圖形28后，形成目標線條29和金屬槽結構210，且目標線條29和金屬槽結構210的長度比例為1:1，即目標線條29和金屬槽結構210組合形成密集線陣列圖形。由于，雙重圖形成形技術需要兩次光刻和刻蝕，其成本遠大于傳統的單次曝光成形技術。因此，降低雙重圖形成形技術的成本成為新技術開發的方向之一。

發明內容

針對上述存在的問題，本發明揭示了一種溝槽優先銅互連制作方法，主要是一種采用雙重曝光技術和可形成硬膜的光刻膠來制作雙大馬士革金屬互連的工藝。??

本發明的目的是通過下述技術方案實現的：

一種銅互聯線的制作工藝，其中，包括以下步驟：

步驟S1：在一硅襯底的上表面沉積一低介電常數介質層后，涂布可形成硬掩膜的第一光刻膠覆蓋所述低介電常數介質層；

步驟S2：曝光、顯影后，去除多余的第一光刻膠，形成具有金屬槽結構的第一硬掩膜光阻；

步驟S3：在同一顯影臺內，采用硅烷化材料于所述第一硬掩膜光阻的表面形成隔離膜；

步驟S4：涂布可形成硬掩膜的第二光刻膠充滿所述金屬槽結構并覆蓋所述硬掩膜光阻的上表面；其中，所述隔離膜與所述第二光刻膠不相溶；

步驟S5：曝光、顯影后，去除多余的第二光刻膠，形成具有通孔結構的第二硬掩膜光阻；

步驟S6：采用刻蝕工藝，依次將所述第二硬掩膜光阻中的通孔結構和所述第一硬掩膜光阻中的金屬槽結構轉移至所述低介電常數介質層后，繼續金屬沉積工藝和研磨工藝，以形成導線金屬和通孔金屬；

其中，步驟S3中在充滿硅烷化材料氣體的反應腔室中或涂布液態硅烷化材料覆蓋所述第一硬掩膜光阻的表面，加熱使所述硅烷化材料與所述第一硬掩膜光阻進行反應，形成覆蓋所述第一硬掩膜光阻表面的所述隔離膜。

上述的銅互聯線的制作工藝，其中，所述第一光刻膠的材質中含有硅烷基、硅烷氧基或籠形硅氧烷。