[發明專利]半導體器件及其制造方法在審
| 申請號: | 201210332933.1 | 申請日: | 2012-09-10 |
| 公開(公告)號: | CN103681329A | 公開(公告)日: | 2014-03-26 |
| 發明(設計)人: | 殷華湘;秦長亮;馬小龍;陳大鵬 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78;H01L29/06 |
| 代理公司: | 北京藍智輝煌知識產權代理事務所(普通合伙) 11345 | 代理人: | 陳紅 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 及其 制造 方法 | ||
技術領域
本發明涉及一種半導體器件及其制造方法,特別是涉及一種橫向腐蝕并填充絕緣層自動隔離溝道的FinFET及其制造方法。
背景技術
在當前的亞20nm技術中,三維多柵器件(FinFET或Tri-gate)是主要的器件結構,這種結構增強了柵極控制能力、抑制了漏電與短溝道效應。
例如,雙柵SOI結構的MOSFET與傳統的單柵體Si或者SOI?MOSFET相比,能夠抑制短溝道效應(SCE)以及漏致感應勢壘降低(DIBL)效應,具有更低的結電容,能夠實現溝道輕摻雜,可以通過設置金屬柵極的功函數來調節閾值電壓,能夠得到約2倍的驅動電流,降低了對于有效柵氧厚度(EOT)的要求。而三柵器件與雙柵器件相比,柵極包圍了溝道區頂面以及兩個側面,柵極控制能力更強。進一步地,全環繞納米線多柵器件更具有優勢。這些器件由于尺寸小、結構復雜,相鄰的溝道之間容易互相干擾,因此溝道的隔離技術變得越來越重要。
現有的FinFET結構以及制造方法包括:1)SOI襯底的FinFET,利用光刻膠等掩模刻蝕SOI襯底,自動停止在埋氧層上,剩余的頂部硅層形成鰭片,而由于埋氧層能良好地絕緣隔離相鄰的鰭片,因此無需額外的工藝步驟或者結構來隔離溝道;2)結隔離的體襯底FinFET,利用掩模刻蝕體硅襯底形成溝槽與鰭片,在鰭片之間的溝槽內沉積填充氧化物來側向絕緣隔離相鄰的鰭片,隨后傾斜離子注入高劑量摻雜劑,在鰭片底部形成與上部不同導電類型的注入摻雜區,利用PN結來隔離鰭片與襯底;3)基于材料來隔離的體襯底FinFET,利用掩模刻蝕體襯底形成溝槽與鰭片,在鰭片之間的溝槽內沉積氧化物以側向隔離,在鰭片側面形成氮化物等側墻以提供保護,執行熱氧化,使得未被側墻保護的鰭片底部部分或者全部被氧化以致于彼此相連形成橫向的氧化層,利用得到的氧化層來隔離鰭片與襯底。
在上述這些結構以及方法中,SOI襯底的FinFET雖然結構和工藝簡單,但是襯底材料成本高,不如體Si襯底易于用于大規模生產;體硅襯底上利用PN結隔離的FinFET利用注入結隔離,隔離效果受到注入劑量、深度的制約而效果較差,并且注入工藝難以控制,容易向溝道區引入額外的摻雜而影響器件導電性能;體硅襯底上利用橫向選擇氧化隔離的FinFET則工藝復雜成本高昂,熱氧化溫度高,溝道區容易引入額外應力和應變從而影響導電。此外,這些技術通常都是在形成硅鰭片的過程中制作,當FinFET采用后柵工藝制造時,假柵形成之前形成硅鰭片過程中制作的隔離結構,經歷后續工藝時絕緣性能可能受損。另外,當前的這些硅鰭片溝道隔離結構通常都是在沿垂直溝道方向(以下稱為X-X’方向或者第二方向,也即柵極線條延伸的方向)上形成的,對于沿溝道方向(以下稱為Y-Y’方向或者第一方向,也即鰭片線條延伸的方向)上鰭片之間以及與襯底的隔離則不夠完善。
發明內容
由上所述,本發明的目的在于克服上述技術困難,提出一種新的FinFET結構及其制造方法,能有效實現鰭片溝道隔離并且工藝簡單、成本低廉。
為此,本發明提供了一種半導體器件制造方法,包括:在襯底上形成沿第一方向延伸的多個鰭片;在鰭片上形成沿第二方向延伸的假柵極堆疊結構;在假柵極堆疊結構兩側的鰭片中形成第一源漏凹槽;在鰭片中第一源漏凹槽下方形成第二源漏凹槽,以及在第二源漏凹槽側面形成第三源漏凹槽;在第二源漏凹槽和第三源漏凹槽中形成絕緣隔離層;在第一源漏凹槽中形成源漏區,源漏區之間的鰭片構成溝道區;在器件上形成層間介質層;去除假柵極堆疊結構,在層間介質層中留下柵極溝槽;在柵極溝槽中形成柵極堆疊結構。
其中,在襯底上形成沿第一方向延伸的多個鰭片的步驟進一步包括:刻蝕襯底形成沿第一方向延伸的多個溝槽,溝槽之間的襯底剩余部分構成多個鰭片;在溝槽中填充絕緣材料構成淺溝槽隔離;回刻淺溝槽隔離以暴露鰭片的頂部。
其中,在鰭片上形成沿第二方向延伸的假柵極堆疊結構的步驟進一步包括:在鰭片和襯底上依次沉積墊氧化層、假柵極層和硬掩模層;光刻/刻蝕硬掩模層形成沿第二方向延伸的硬掩模圖案;以硬掩模圖案為掩模,刻蝕假柵極層和墊氧化層形成沿第二方向延伸的假柵極堆疊結構。
其中,第一源漏凹槽具有垂直側壁。
其中,形成第二和第三源漏凹槽的步驟進一步包括:在假柵極堆疊結構和第一源漏凹槽的側面形成掩蔽側墻;各向異性刻蝕鰭片,在第一源漏凹槽的下方形成第二源漏凹槽;各向同性刻蝕鰭片,在第二源漏凹槽的側面形成第三源漏凹槽。
其中,第三源漏凹槽穿通以使得絕緣隔離層完全分隔溝道區與襯底。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210332933.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:含有吡氟硫磷的農藥組合物
- 下一篇:車輛控制裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





