[發明專利]一種溝槽電荷補償肖特基半導體裝置及其制備方法

有效

• 申請號: 201210330367.0
• 申請日: 2012-09-09
• 公開（公告）號: CN103681778B
• 公開（公告）日: 2017-04-26
• 發明（設計）人: 朱江
• 申請（專利權）人: 朱江
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/872;H01L21/329
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及到一種溝槽電荷補償肖特基半導體裝置，本發明還涉及一種溝槽電荷補償肖特基半導體裝置的制備方法。本發明的半導體裝置是制造半導體功率器件的基本結構。

背景技術

功率半導體器件被大量使用在電源管理和電源應用上，特別涉及到肖特基結的半導體器件已成為器件發展的重要趨勢，肖特基器件具有正向開啟電壓低開啟關斷速度快等優點，同時肖特基器件也具有反向漏電流大，不能被應用于高壓環境等缺點。

肖特基二極管最常用為平面布局，傳統的平面肖特基二極管漂移區表面，在反向偏壓時具有突變的電場分布曲線，因此器件具有較低的反向擊穿電壓和較大的反向漏電流，同時傳統的平面肖特基二極管具有較高的導通電阻。

發明內容

本發明主要針對上述問題提出，提供一種溝槽電荷補償肖特基半導體裝置及其制備方法。

一種溝槽電荷補償肖特基半導體裝置，其特征在于：包括：襯底層，為半導體材料構成；漂移層，為第一導電類型半導體材料構成，位于襯底層之上；多個溝槽，位于漂移層中，溝槽內壁設置有絕緣材料層，溝槽內設置有多晶第二導電類型半導體材料和多晶第一導電類型半導體材料，多晶第一導電類型半導體材料位于多晶第二導電類型半導體材料表面；肖特基勢壘結，位于溝槽之間漂移層表面。

一種溝槽電荷補償肖特基半導體裝置的制備方法，其特征在于：包括如下步驟：在襯底層表面形成第一導電類型半導體材料層，然后表面形成絕緣材料層；進行光刻腐蝕工藝去除表面部分絕緣材料，然后刻蝕去除部分裸露半導體材料形成溝槽；進行熱氧化工藝，在溝槽內形成絕緣材料層；淀積多晶第二導電類型半導體材料，反刻蝕多晶第二導電類型半導體材料，注入第一導電類型雜質退火；淀積勢壘金屬，進行燒結形成肖特基勢壘結。

第二種溝槽電荷補償肖特基半導體裝置的制備方法，其特征在于：包括如下步驟：在襯底層表面形成第一導電類型半導體材料層，然后表面形成絕緣材料層；進行光刻腐蝕工藝去除表面部分絕緣材料，然后刻蝕去除部分裸露半導體材料形成溝槽；進行熱氧化工藝，在溝槽內形成絕緣材料層；淀積多晶第二導電類型半導體材料，再次淀積多晶第一導電類型半導體材料，反刻蝕多晶半導體材料；淀積勢壘金屬，進行燒結形成肖特基勢壘結。

本發明的半導體裝置接一定的反向偏壓時，漂移層中第一導電類型的半導體材料與溝槽內多晶半導體材料形成電荷補償結構，提高器件的反向擊穿電壓，降低器件的導通電阻。

附圖說明

圖1為本發明一種溝槽電荷補償肖特基半導體裝置剖面示意圖；

圖2為本發明第二種溝槽電荷補償肖特基半導體裝置剖面示意圖。

其中，1、襯底層；2、二氧化硅；3、漂移層；4、多晶第一導電類型半導體材料；5、多晶第二導電類型半導體材料；6、肖特基勢壘結； 10、上表面電極金屬；11、下表面電極金屬。

具體實施方式

實施例1

圖1為本發明的一種溝槽電荷補償肖特基半導體裝置的剖面圖，下面結合圖1詳細說明本發明的半導體裝置。

一種溝槽電荷補償肖特基半導體裝置，包括：襯底層1，為N導電類型半導體硅材料，磷原子的摻雜濃度為1E19/cm³；漂移層3，位于襯底層1之上，為N傳導類型的半導體硅材料，磷原子的摻雜濃度為1E15/cm³；二氧化硅2，位于溝槽內壁表面，溝槽寬度為2um，溝槽深度為10um，溝槽間距為2um；多晶第一導電類型半導體材料4，位于溝槽內上部，厚度為2um，為N傳導類型的多晶半導體硅材料，磷原子的摻雜濃度為1E18/cm³；多晶第二導電類型半導體材料5，位于溝槽內下部，厚度為8um，為P傳導類型的多晶半導體硅材料，硼原子的摻雜平均濃度為1E16/cm³；肖特基勢壘結6，位于漂移層3表面；上表面電極金屬10，位于器件表面，為器件引出陽極；下表面電極金屬11，位于器件背面，為器件引出陰極。

其制作工藝包括如下步驟：

第一步，在襯底層1表面外延生長形成N傳導類型的半導體硅材料，形成漂移層3，然后表面熱氧化，形成二氧化硅；

第二步，進行光刻腐蝕工藝，半導體材料表面去除部分二氧化硅，然后刻蝕去除部分裸露半導體硅材料形成溝槽；

第三步，進行熱氧化工藝，在溝槽內壁形成二氧化硅2；

第四步，淀積多晶第二導電類型半導體材料5，反刻蝕多晶第二導電類型半導體材料5，注入磷雜質退火；