[發明專利]成像裝置

有效

• 申請號: 201210330152.9
• 申請日: 2012-09-07
• 公開（公告）號: CN103002232A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 橋本誠二;松野靖司
• 申請（專利權）人: 佳能株式會社
• 主分類號: H04N5/3745
• 分類號: H04N5/3745;H04N5/378
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 楊小明

技術領域

本發明涉及一種成像裝置。

背景技術

近年，CMOS圖像傳感器在傳感器器件中對像素信號進行模擬-數字轉換(以下稱為A/D轉換)。這里，高速和高分辨度(resolution)的A/D轉換處理技術是已知的。日本專利申請公開No.2007-281987的技術包括：將圖像信號輸入到多個比較器中，將該圖像信號與具有彼此不同的時間變化的參考信號進行比較，并且在S-N處理之后，合成像素信號的重置電平(以下稱為基準信號)N和有效信號S的計數數據。從而，該技術可獲取具有大量比特(bit)的A/D轉換數據。

發明內容

在常規技術中，在合成的A/D轉換數據中存在精度問題。日本專利申請公開No.2007-281987的技術包括通過下述方式將A/D轉換數據合成為高精度數據，但是對提高A/D轉換精度的影響小，所述方式即，將以時間變化小的參考信號獲得的A/D轉換數據(j比特)定位在最低有效位，該最低有效位包括用時間變化較大的參考信號獲得的A/D轉換數據(i比特)的量化誤差。另外，該技術具有設置在每行中的兩個比較器，因此，具有電路規模增大的顧慮。

根據本發明，一種成像裝置包括：像素，其被配置為通過光電轉換產生信號；比較器，其被配置為將基于處于重置狀態的像素的基準信號與時間變化的第一參考信號進行比較，并且將基于處于非重置狀態的像素的有效信號與時間變化的第二參考信號進行比較，其中，所述第二參考信號具有比所述第一參考信號的時間變化率大的時間變化率；計數器，其被配置為對第一計數值進行計數，直到所述基準信號與所述第一參考信號之間的幅值關系逆轉為止，并且被配置為對第二計數值進行計數，直到所述有效信號與所述第二參考信號之間的大小關系逆轉為止；校正單元，其被配置為校正所述第一計數值與所述第二計數值的分辨度的差異，并且被配置為輸出經過校正的第一計數值與第二計數值之間的差異。

根據本公開內容的技術可提高模擬-數字轉換的精度，同時抑制電路規模的增大。

從以下參照附圖對示例性實施例的描述，本發明的進一步的特征將變得清晰。

附圖說明

圖1是根據本發明的第一實施例的成像器件的框圖。

圖2是像素信號的SN比的說明圖。

圖3是多個斜坡信號的說明圖。

圖4是本發明的第一實施例的A/D轉換單元的框圖。

圖5是圖4的A/D轉換單元的定時圖。

圖6A、圖6B和圖6C是A/D轉換數據的移位的說明圖。

圖7是成像系統的框圖。

圖8是示出成像器件的結構例子的概念圖。

圖9是像素的等效電路圖。

圖10是示出圖8中所示的成像器件的操作例子的定時圖。

具體實施方式

現在將根據附圖來詳細描述本發明的優選實施例。

(第一實施例)

圖1是根據本發明的第一實施例的成像器件100的示意性框圖。成像器件100是被稱為CMOS圖像傳感器的成像器件；并且對被攝體的光接收圖像進行光電轉換，并且將電信號作為數字信號輸出。成像器件100具有像素單元10、垂直掃描電路15、放大單元20、斜坡信號產生電路(參考信號產生電路)25、比較單元30、計數器單元40、存儲器單元50、輸出電路60、水平掃描電路65和定時產生電路(TG)70。像素單元10具有按二維矩陣形式布置的多個像素10-1。像素10-1通過光電轉換產生像素信號。垂直掃描電路15將驅動脈沖X-1、X-2等輸出到像素單元10。放大單元20放大從像素單元10發送的像素信號。斜坡信號產生電路25產生相對于時間變化的斜坡信號(參考信號)作為像素信號的比較信號。比較單元30將已被放大單元20放大的像素信號與斜坡信號進行比較。計數器單元40對值進行計數，直到比較單元30輸出比較結果為止。存儲器單元(校正單元)50保存計數器單元40的計數數據，并且對所保存的數據進行移位和計算。水平掃描電路65通過使用水平掃描來將從存儲器單元50發送的數據傳送到輸出電路60。定時產生電路70分別控制上述電路塊的定時。