[發明專利]CMOS管的形成方法

有效

• 申請號: 201210328206.8
• 申請日: 2012-09-06
• 公開（公告）號: CN103531541A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 洪中山
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種CMOS管的形成方法。

背景技術

目前，互補型金屬氧化物半導體管（Complementary?Metal-Oxide-Semiconductor，CMOS）已成為芯片中的基本器件。所述CMOS管包括：P型金屬氧化物半導體（PMOS）和N型金屬氧化物半導體（NMOS）。

隨著半導體制造技術的發展，CMOS管不斷的等比例縮小，以獲得集成度更高的芯片。然而，當CMOS管縮小到一定程度后，CMOS管中的柵極長度縮短至極限，短溝道效應凸顯。為了控制短溝道效應，提高柵電極電容，現有技術采用高K介質材料取代傳統的介質材料例如氧化硅形成柵介質層，采用金屬材料例如鋁（Al）取代多晶硅作為柵電極。

為調節CMOS管中PMOS管和NMOS管柵極的閾值電壓，還需要在PMOS管、NMOS管的柵介質層表面形成功能層（work?function?layer），由于形成的PMOS管和NMOS管的功能層不一樣，現有技術形成互補型金屬氧化物半導體管時，在形成PMOS管的區域和形成NMOS管的區域形成偽柵極結構，以所述偽柵極結構為掩膜形成源/漏區后，需要去除上述兩個區域中的一個區域中的偽柵極結構，依次形成柵介質層、功能層和柵電極層，然后去除另一個區域中的偽柵極結構，再依次形成位于該區域的柵介質層、功能層和柵電極層。

現有技術形成的CMOS管的性能不夠穩定。

更多關于CMOS管的形成方法，請參考公開號為“US2008149982A1”的美國專利。

發明內容

本發明解決的問題是提供性能穩定的CMOS管的形成方法。

為解決上述問題，本發明實施例提供了一種CMOS管的形成方法，包括：提供半導體襯底，所述半導體襯底包括第一區域和與之相隔的第二區域，所述第一區域的半導體襯底表面具有第一偽柵極結構，所述第二區域的半導體襯底表面具有第二偽柵極結構；形成覆蓋第一區域的半導體襯底、所述第一偽柵極結構的頂部和側壁的第一刻蝕阻擋層，形成覆蓋第二區域的半導體襯底、所述第二偽柵極結構的頂部和側壁的第二刻蝕阻擋層，形成所述第一刻蝕阻擋層時的射頻頻率大于形成第二刻蝕阻擋層時的射頻頻率；形成絕緣層，所述絕緣層暴露出第一偽柵極結構頂部的第一刻蝕阻擋層和第二偽柵極結構頂部的第二刻蝕阻擋層；去除第一偽柵極結構和部分第一刻蝕阻擋層，形成暴露出半導體襯底的第一開口；在所述第一開口內形成第一柵極結構，所述第一柵極結構與剩余的第一刻蝕阻擋層表面齊平；平坦化絕緣層、第一刻蝕阻擋層和第一偽柵極結構，直至與剩余的第一刻蝕阻擋層表面齊平；在形成第一柵極結構后，去除第二偽柵極結構，形成暴露出半導體襯底的第二開口，并在所述第二開口內形成第二柵極結構。

可選地，所述第一刻蝕阻擋層的材料為氮化硅、氮化鉭或氮化鈦。

可選地，所述第一刻蝕阻擋層的形成工藝為等離子體沉積工藝，所述等離子體沉積工藝采用的反應氣體為氨氣、氮氣和硅烷。

可選地，所述氨氣占總的反應氣體的體積百分比為10-15%，氮氣占總的反應氣體的體積百分比為2-6%，硅烷占總的反應氣體的體積百分比為79-88%。

可選地，所述等離子體沉積工藝的工藝參數范圍為：反應壓強為0.08帕-0.2帕，反應溫度為300攝氏度-400攝氏度，射頻頻率為50瓦-100瓦，射頻功率為10兆赫茲~20兆赫茲。

可選地，所述第二刻蝕阻擋層的形成工藝為等離子體沉積工藝，所述等離子體沉積工藝采用的反應氣體為氮氣和硅烷。

可選地，所述等離子體沉積工藝的工藝參數范圍為：氮氣和硅烷的體積比值為0.05-0.2，反應壓強為0.08帕-0.2帕,反應溫度為300攝氏度-400攝氏度，射頻功率50瓦-100瓦，射頻頻率為40千赫茲-100千赫茲。

可選地，去除第一偽柵極結構和部分第一刻蝕阻擋層時的工藝為干法刻蝕工藝，所述干法刻蝕工藝采用氣體為含氟的氣體、氬氣和氧氣。

可選地，所述含氟的氣體為CH₃F、CH₂F₂或CHF₃。

可選地，所述干法刻蝕工藝時的功率小于400瓦。

可選地，當所述第一區域用于形成NMOS管，所述第二區域用于形成PMOS管時，還包括：在所述第一偽柵極結構兩側的半導體襯底內形成無定型硅層；對所述無定型硅層進行退火，形成具有位錯的單晶硅層。