[發明專利]壓縮指令格式

有效

• 申請號: 201210328169.0
• 申請日: 2008-12-26
• 公開（公告）號: CN103150140A
• 公開（公告）日: 2013-06-12
• 發明（設計）人: R.瓦倫丁;D.奧倫斯蒂恩;B.L.托爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 朱海煜

本申請是申請日為2008年12月26日、申請號為200810189862.8、發明名稱為“壓縮指令格式”的專利申請的分案申請。?

技術領域

本發明的實施例涉及微處理器和微處理器系統。具體來說，本發明的至少一個實施例涉及產生壓縮指令格式的指令編碼技術。?

背景技術

微處理器技術這些年來得到迅速發展。計算機架構和半導體技術的進步創造了設計新處理器的許多機會。通常存在設計新處理器的兩種選項：(1)定義全新的架構，以及(2)擴展當前架構以容納新特征。?

新處理器包含硬件和軟件兩個方面的新特征。基于現有設計的新處理器通常具有能利用新硬件設計的附加的指令集。但是，由于指令的編碼和存儲指令操作碼映射方面的限制，通過添加新的指令集來擴展指令集是一個難題。因此，本行業需要提供用于擴展指令集而無需增加硬件復雜度以及無需明顯擴大操作碼映射的數量和大小的有效方法。?

發明內容

根據本發明的實施例，提供了一種裝置，包括：?

解碼單元，能夠解碼現有指令集的指令以及擴展指令集的指令，所述解碼單元包括第一解碼邏輯電路及與第一指令解碼邏輯電路耦合的第二解碼邏輯電路，所述第一解碼邏輯電路用來接收指令并用來檢測包括用作所述現有指令集的部分的一個或多個預定義前綴、逃逸碼?或操作碼的多個字段的存在，并向第二解碼邏輯電路指明所述指令中的所述多個字段的每個的功能，其中所述第二指令解碼邏輯將使用由所述第一指令解碼邏輯指明的所述多個字段的每個的功能而將所述指令從現有指令集的第一格式轉換為所述擴展指令集的第二格式中的所述指令的表示，其中所述第二格式包括具有操作碼映射字段、REX字段、第三源寄存器字段、向量大小字段和前綴字段的屬性字段，并且第二格式與所述現有指令集中未實現的指令后向兼容。?

根據本發明的實施例，提供了一種方法，包括：?

在第一解碼邏輯電路中接收具有現有指令集的第一指令格式的指令；?

在第一指令格式中檢測包括用作所述現有指令集的部分的一個或多個預定義前綴、逃逸碼或操作碼的第一多個字段的存在；?

向第二解碼邏輯電路指明所述指令中的所述第一多個字段的每個的功能；?

在所述第二解碼邏輯電路中使用所述第一多個字段的每個的所指明的功能而將所述第一指令格式轉換成擴展指令集的第二指令格式中的所述指令的表示，所述第二指令格式具有包括屬性字段的第二多個字段，所述屬性字段具有操作碼映射字段、REX字段、第三源寄存器字段、向量大小字段和前綴字段，其中所述第二格式與所述現有指令集中未實現的指令后向兼容。?

本發明提供一種裝置，包括：第一指令解碼邏輯，向第二指令解碼邏輯指明指令中的多個字段的每個的功能，其中所述第二指令解碼邏輯將使用由所述第一指令解碼邏輯所指明的所述多個字段的每個的功能將所述指令從第一格式轉換成第二格式，其中所述第二格式將采用比所述指令的所述第一格式更少的位來表示所述多個字段的至少一個。?

本發明還提供一種已經在其上存儲了指令的機器可讀介質，所述指令在由機器解碼時使所述機器生成結果，包括：具有與所述指令不?同的格式的所述指令的表示，其中所述指令的表示包括具有操作碼映射字段、REX字段、第三源寄存器字段、向量大小字段和前綴字段的屬性字段。?

本發明還提供一種系統，包括：存儲器，存儲具有第一指令格式的指令；處理器，包括向第二指令解碼邏輯指明指令中的多個字段的每個的功能的第一指令解碼器邏輯，其中所述第二指令解碼邏輯將使用由所述第一指令解碼邏輯所指明的所述多個字段的每個的功能將所述指令從第一格式轉換成第二格式，其中所述第二格式將采用比所述指令的所述第一格式更少的位來表示所述多個字段的至少一個。?

本發明還提供一種方法，包括：將具有第一多個字段的第一指令格式轉換成具有第二多個字段的第二指令格式，其中所述第二指令格式使用更少位來保留所述第一指令格式中包含的所有信息，其中所述第一指令格式包括八位的前綴字段、八位的REX字段和八位的逃逸碼字段。?

附圖說明

通過以下對本發明的詳細描述，本發明的特征和優點將變得非常明顯，其中：?

圖1是示出其中可使用至少一個實施例的處理系統的框圖。?

圖2是示出可包括一個實施例所表示的字段的指令格式的框圖。?

圖2a是“不包含“逃逸2”的操作碼的示意圖。?