[發(fā)明專利]將電荷捕獲柵層疊集成到CMOS流程的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210327771.2
• 申請(qǐng)日: 2012-09-06
• 公開（公告）號(hào): CN103258798A
• 公開（公告）日: 2013-08-21
• 發(fā)明（設(shè)計(jì)）人: 克里希納斯瓦米·庫(kù)馬爾
• 申請(qǐng)（專利權(quán)）人: 賽普拉斯半導(dǎo)體公司
• 主分類號(hào): H01L21/8247
• 分類號(hào): H01L21/8247
• 代理公司: 北京安信方達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11262
• 代理人: 周靖;鄭霞

技術(shù)領(lǐng)域

本公開內(nèi)容一般涉及半導(dǎo)體器件領(lǐng)域，更具體地，涉及將電荷捕獲柵層疊集成到CMOS流程的方法。

背景

通常使用標(biāo)準(zhǔn)的互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）工藝流程，包括導(dǎo)電材料、半導(dǎo)電材料和電介質(zhì)材料的形成和圖案化，來制造包含邏輯器件的集成電路和基于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）的接口電路。對(duì)每個(gè)操作嚴(yán)格地控制這些材料的成分、以及加工試劑的成分和濃度、和在這種CMOS工藝流程中使用的溫度，以確保生成的MOSFET將恰當(dāng)?shù)剡\(yùn)行。對(duì)于許多應(yīng)用而言，在集成電路中包括基于FET的包含電荷捕獲柵層疊的非易失性存儲(chǔ)器件是令人期待的。電荷捕獲柵層疊的形成包括形成夾在兩個(gè)電介質(zhì)層或者氧化層之間的氮化物或者氮氧化物電荷捕獲層，通常使用極其不同于那些標(biāo)準(zhǔn)的CMOS工藝流程的材料和工藝來制造電荷捕獲層，這樣可能不利地影響MOSFET的制造或者受到MOSFET的制造的影響。特別地，形成MOSFET的柵氧化層或者柵極電介質(zhì)層可以通過改變電荷捕獲層的厚度或者成分來極大地降低先前形成的電荷捕獲柵層疊的性能。

附圖簡(jiǎn)述

通過閱讀以下的詳細(xì)描述連同下面提供的附圖和所附權(quán)利要求，將電荷捕獲柵層疊的形成集成到CMOS流程的方法的這些特征和各種其它的特征將是明顯的，其中：

圖1A-1Q是圖示制造包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）和包含電荷捕獲柵層疊的非易失性存儲(chǔ)器件的集成電路的方法的一個(gè)實(shí)施方式的結(jié)構(gòu)圖；

圖2A和圖2B是圖示按照本公開內(nèi)容的另一實(shí)施方式制造的包括MOSFET和非平面的多柵非易失性存儲(chǔ)器件的集成電路的結(jié)構(gòu)圖；以及

圖3是描述用于制造包括MOSFET和非平面的多柵非易失性存儲(chǔ)器件的集成電路的特定模塊的順序的流程圖。

詳細(xì)描述

本發(fā)明的實(shí)施方式公開了將電荷捕獲柵層疊集成到CMOS流程的方法。在以下的描述中，提出了許多特定的細(xì)節(jié)，例如特定的配置、組成、和工藝等等，以提供對(duì)本發(fā)明的全面理解。在其它的實(shí)例中，已知的工藝和制造技術(shù)不被描述在特定的細(xì)節(jié)中，以便不會(huì)不必要地使本發(fā)明難于理解。此外，應(yīng)當(dāng)理解，附圖中示出的各種實(shí)施方式是說明性的表示并且不必按比例繪制。

如本文使用的術(shù)語(yǔ)“above（上面）”、“over（上方）”、“between（之間）”、和“on（上）”是指一個(gè)層相對(duì)于其它層的相對(duì)位置。被放置或者配置在另一層上面或者下面的一個(gè)層可能直接地接觸另一個(gè)層或者可能具有一個(gè)或多個(gè)中間層。被放置或者配置在多個(gè)層之間的一個(gè)層可能直接地接觸該多個(gè)層或者可能具有一個(gè)或多個(gè)中間層。與此相反，在第二層“上”的第一層與該第二層接觸。

描述了將包括電荷捕獲柵層疊的存儲(chǔ)器件集成到CMOS流程的方法。在一個(gè)實(shí)施方式中，該方法開始于在基底的第一區(qū)中形成存儲(chǔ)器件的溝道和在第二區(qū)中形成MOS器件的溝道。接下來，電介質(zhì)層疊形成在基底的表面上，其至少覆蓋在存儲(chǔ)器件的溝道上面，電介質(zhì)層疊包括覆蓋在基底的表面上面的隧穿電介質(zhì)和覆蓋在隧穿電介質(zhì)上面的電荷捕獲層，形成蓋層以覆蓋在電介質(zhì)層疊上面。圖案化蓋層和電介質(zhì)層疊以形成覆蓋在存儲(chǔ)器件的溝道上面的柵層疊并且將蓋層和電介質(zhì)層疊從基底的第二區(qū)去除。最后，執(zhí)行氧化過程以形成覆蓋在第二區(qū)中的MOS器件的溝道上面的柵氧化層且同時(shí)氧化蓋層以形成覆蓋在電荷捕獲層上面的阻擋氧化層。氧化過程可以包括利用現(xiàn)場(chǎng)水汽生成（ISSG）、化學(xué)氣相沉積（CVD）、或者在分批或單個(gè)基底處理室中執(zhí)行的具有或者沒有點(diǎn)火事件例如等離子體的自由基氧化。一般地，氧化過程實(shí)質(zhì)上消耗整個(gè)蓋層以及電荷捕獲層的一部分。

在某些實(shí)施方式中，蓋層是包括鄰近電荷捕獲層的第一蓋層和覆蓋在第一蓋層上面的第二蓋層的多層蓋層。第一蓋層和第二蓋層可以包括具有不同的化學(xué)配比成分的氮化層。在圖案化電介質(zhì)層疊之后和執(zhí)行氧化過程之前，在清潔過程例如濕清潔過程中去除第二蓋層，并且在氧化過程中消耗掉第一蓋層。

在其它的實(shí)施方式中，在圖案化之前，氧化層或者犧牲氧化層被形成在第二蓋層上，并且在濕清潔過程期間犧牲氧化層和第二蓋層均被去除。

現(xiàn)在將參考圖1A至圖1J詳細(xì)地描述集成包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）和包含電荷捕獲柵層疊的非易失性存儲(chǔ)器件的電路的方法的一個(gè)實(shí)施方式。