[發明專利]一種圖像處理裝置

無效

• 申請號: 201210326399.3
• 申請日: 2012-09-06
• 公開（公告）號: CN102842168A
• 公開（公告）日: 2012-12-26
• 發明（設計）人: 陳崇軍;鄭淵博;姜小丹
• 申請（專利權）人: 上海古鰲電子科技股份有限公司
• 主分類號: G07D7/20
• 分類號: G07D7/20
• 代理公司: 上海申新律師事務所 31272
• 代理人: 袁亞軍

技術領域

本發明涉及圖像鑒別領域，尤其涉及一種圖像處理裝置。

背景技術

目前，在紙幣的識別、鑒偽領域內，圖像處理模塊使用十分廣泛，功能包括：識別紙幣的面值面向、鑒別紙幣的真偽、冠字號的識別等，這些都是圖像處理中的難點。

由于紙幣的新舊、污染、破損程度不一，又因為為了使紙幣的面值面向的識別、真假的鑒偽、冠字號的識別更加準確無誤，必須提高算法的復雜程度，隨之而來的是影響紙幣的處理速度，為了提高工作效率，滿足金融辦公自動化、便攜化的需要，可以設計一種新型的圖像處理裝置。

發明內容

一種圖像處理裝置，其中，包括控制組件和模數轉換部件，所述模數轉換部件通過I/O接口與所述控制組件連接；

所述模數轉換部件用于將模擬信號轉換成數字信號并將轉換結果通過I/O接口傳輸至所述控制組件。

優選地，該圖像處理裝置，其中，還包括第一存儲部件，所述第一存儲部件通過I/O接口連接所述控制組件，用于儲存供比對的圖像信息。

優選地，該圖像處理裝置，其中，還包括第二存儲部件，所述第二存儲部件通過I/O接口連接所述控制組件，用于儲存供所述控制組件調用的程序和算法以及相關參數。

優選地，該圖像處理裝置，其中，所述控制組件包括FPGA芯片，所述FPGA芯片通過I/O接口分別連接所述第一存儲部件、所述第二存儲部件和所述模數轉換部件；所述FPGA芯片調取所述第二存儲部件中的程序和算法以及相關參數并執行。

優選地，該圖像處理裝置，其中，還包括圖像傳感部件，所述圖像傳感部件分別連接所述FPGA芯片和所述模數轉換部件；所述圖像傳感部件用于采集被測圖像的信息并通過所述模數轉換部件的處理，發送至所述FPGA芯片。

優選地，該圖像處理裝置，其中，所述圖像傳感部件是非接觸式的。

本發明的有益效果是：結構簡單明了，速度快，穩定性好，功能多且便于操作和維護，提高了工作效率，滿足了金融辦公自動化和便攜化的需要。

附圖說明

圖1是本發明一種圖像處理裝置的結構示意圖。

具體實施方式

下面結合附圖和具體實施例對本發明作進一步說明，但不作為本發明的限定。

如圖1所示為一種圖像處理裝置中，包括控制組件和模數轉換部件（AD芯片），控制組件包括FPGA芯片，模數轉換部件通過I/O接口與控制組件連接；

模數轉換部件用于將模擬信號轉換成數字信號并將轉換結果通過I/O接口傳輸至控制組件；FPGA芯片用于執行預設的程序和算法。

該圖像處理裝置中，還包括第一存儲部件和第二存儲部件，第一存儲部件和第二存儲部件通過I/O接口連接控制組件；

第一存儲部件是DDR?MEMORY芯片，該DDR?MEMORY芯片用于儲存供比對的圖像信息，保證圖像信息掉電不丟失；第二存儲部件是FLASH芯片，用于儲存供控制組件調用的程序和算法以及相關參數。

該圖像處理裝置中，還包括一個非接觸式的圖像傳感部件，該圖像傳感部件分別連接FPGA芯片和模數轉換部件，用于采集被測圖像的信息并通過模數轉換部件的處理，發送至FPGA芯片。

?????AD芯片的控制引腳和數據引腳與FPGA芯片相連，AD芯片的模擬輸入信號與非接觸式的圖像傳感部件的模擬輸出信號相連；圖像傳感部件的控制信號與FPGA芯片相連；FLASH芯片的信號引腳和FPGA芯片相連，DDR?mEMORY芯片的信號引腳與FPGA相連。

????由FPGA芯片控制AD芯片和非接觸式的圖像傳感部件工作，由該圖像傳感部件采集的模擬信號，經由AD芯片轉換成數字信號并傳輸給FPGA芯片，FPGA芯片根據FLASH芯片中存儲的程序、算法和相關參數，以及參照DDR?MEMORY芯片中存儲的識別圖像信息，將數據依次完成黑白平衡校正算法，邊沿檢測算法、傾斜校正算法、面值面向識別算法、鑒偽識別算法和冠字號識別算法等；同時FPGA芯片會定期將數據和圖像信息存入DDR?MEMORY芯片中。

以上所述僅為本發明較佳的實施例，并非因此限制本發明的實施方式及保護范圍，對于本領域技術人員而言，應當能夠意識到凡運用本發明說明書及圖示內容所作出的等同替換和顯而易見的變化所得到的方案，均應當包含在本發明的保護范圍內。