[發(fā)明專利]多層封裝基板以及封裝件

有效

• 申請(qǐng)?zhí)枺?/td>: 201210325656.1
• 申請(qǐng)日: 2012-09-05
• 公開(kāi)（公告）號(hào): CN102800649A
• 公開(kāi)（公告）日: 2012-11-28
• 發(fā)明（設(shè)計(jì)）人: 金利峰;胡晉;李川;王玲秋;賈福楨
• 申請(qǐng)（專利權(quán)）人: 無(wú)錫江南計(jì)算技術(shù)研究所
• 主分類號(hào): H01L23/522
• 分類號(hào): H01L23/522
• 代理公司: 北京眾合誠(chéng)成知識(shí)產(chǎn)權(quán)代理有限公司 11246
• 代理人: 龔燮英

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體封裝技術(shù)；更具體地說(shuō)，本發(fā)明涉及一種多層封裝基板以及采用該多層封裝基板的封裝件。

背景技術(shù)

封裝是電子元器件的重要組成部分。隨著電子器件集成度的日益提高，封裝基板（尤其是多層封裝基板）的結(jié)構(gòu)也日益復(fù)雜，相應(yīng)地其制造難度也顯著增加。目前，在多層封裝基板設(shè)計(jì)中通常是通過(guò)在電源地平面層上增加應(yīng)力釋放點(diǎn)來(lái)提高高密度多層封裝基板的可制造性。

圖1示意性地示出了根據(jù)現(xiàn)有技術(shù)的多層封裝基板的截面結(jié)構(gòu)。

如圖1所示，根據(jù)現(xiàn)有技術(shù)的多層封裝基板包括：依次層疊的上積層1、芯板層2以及下積層3。其中，所述上積層1的芯片區(qū)域中布置了多個(gè)上積層過(guò)孔11；所述下積層3的芯片區(qū)域中布置了多個(gè)下積層過(guò)孔33。

由于多層封裝基板的頂層芯片區(qū)域的引腳密度遠(yuǎn)高于底層的引腳密度，導(dǎo)致封裝基板芯片區(qū)域上積層1的上積層過(guò)孔11的密度遠(yuǎn)大于下積層3的下積層過(guò)孔33的密度。上積層1與下積層3之間的非平衡式過(guò)孔分布易導(dǎo)致封裝基板翹曲，從而降低可制造性。

因此，希望能夠提供一種能夠防止封裝基板翹曲并提高封裝基板的可制造性的封裝基板設(shè)計(jì)方法。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，針對(duì)高密度多層封裝基板，提供一種平衡式封裝基板設(shè)計(jì)方法從而防止封裝基板翹曲并提高封裝基板的可制造性。

根據(jù)本發(fā)明的第一方面，提供了一種多層封裝基板，其包括：依次層疊的上積層、芯板層以及下積層；其中，所述上積層的芯片區(qū)域中布置了多個(gè)上積層過(guò)孔；所述下積層的芯片區(qū)域中布置了多個(gè)下積層過(guò)孔；其中，所述下積層的芯片區(qū)域中的所述多個(gè)下積層過(guò)孔包括附加過(guò)孔，以使得下積層的芯片區(qū)域中的下積層過(guò)孔的密度趨近于上積層的芯片區(qū)域中的上積層過(guò)孔的密度。

優(yōu)選地，在上述多層封裝基板中，所述下積層的芯片區(qū)域中的所述多個(gè)下積層過(guò)孔包括附加過(guò)孔，使得下積層的芯片區(qū)域中的下積層過(guò)孔的密度等于上積層的芯片區(qū)域中的上積層過(guò)孔的密度。

優(yōu)選地，在上述多層封裝基板中，所述下積層的芯片區(qū)域中的所述多個(gè)下積層過(guò)孔包括附加過(guò)孔，使得下積層的芯片區(qū)域中的下積層過(guò)孔的數(shù)量等于上積層的芯片區(qū)域中的上積層過(guò)孔的數(shù)量。

優(yōu)選地，在上述多層封裝基板中，附加過(guò)孔均勻分布在下積層的芯片區(qū)域中。

優(yōu)選地，在上述多層封裝基板中，附加過(guò)孔均勻分布在下積層的芯片區(qū)域中的其它多個(gè)下積層過(guò)孔之間。

優(yōu)選地，在上述多層封裝基板中，所述附加過(guò)孔的位置對(duì)應(yīng)于上積層的一部分上積層過(guò)孔的位置，以便使得上積層與下積層之間的芯片區(qū)域的過(guò)孔分布更進(jìn)一步地得到平衡。

優(yōu)選地，在上述多層封裝基板中，所述附加過(guò)孔用作電源過(guò)孔。

優(yōu)選地，在上述多層封裝基板中，所述附加過(guò)孔用作接地過(guò)孔。

優(yōu)選地，在上述多層封裝基板中，一部分附加過(guò)孔用作電源過(guò)孔，另一部分附加過(guò)孔用作接地過(guò)孔。

根據(jù)本發(fā)明的第二方面，提供了一種采用根據(jù)根據(jù)本發(fā)明的第一方面所述的多層封裝基板的封裝件。

在本發(fā)明例中，通過(guò)在封裝基板下積層的芯片區(qū)域均勻增加虛設(shè)的或用作電源地過(guò)孔的附加過(guò)孔，可有效增加多層封裝基板的下積層的芯片區(qū)域的過(guò)孔數(shù)量，由此可平衡封裝基板內(nèi)上積層與下積層之間的芯片區(qū)域的過(guò)孔密度，防止封裝基板翹曲并提高高密度多層封裝基板的可制造性。其中，在虛設(shè)過(guò)孔用作電源地過(guò)孔的情況下，通過(guò)增加電源地過(guò)孔數(shù)量也有助于提升高密度多層封裝基板的電性能。

附圖說(shuō)明

結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中：

圖1示意性地示出了根據(jù)現(xiàn)有技術(shù)的多層封裝基板的截面結(jié)構(gòu)。

圖2示意性地示出了根據(jù)本發(fā)明實(shí)施例的多層封裝基板的下積層芯片區(qū)域的示意圖。

圖3示意性地示出了根據(jù)本發(fā)明實(shí)施例的多層封裝基板的截面結(jié)構(gòu)。

需要說(shuō)明的是，附圖用于說(shuō)明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。

具體實(shí)施方式

為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。