[發(fā)明專利]平行多位元數(shù)字-數(shù)字積分三角調(diào)制

有效

• 申請?zhí)枺?/td>: 201210325247.1
• 申請日: 2012-09-05
• 公開（公告）號: CN103001645A
• 公開（公告）日: 2013-03-27
• 發(fā)明（設(shè)計）人: 張鐘宣;伯納德·金納堤
• 申請（專利權(quán)）人: 晨星軟件研發(fā)（深圳）有限公司;晨星半導(dǎo)體股份有限公司
• 主分類號: H03M3/04
• 分類號: H03M3/04
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳亮

技術(shù)領(lǐng)域

本發(fā)明與信號的數(shù)字調(diào)制技術(shù)相關(guān)。

背景技術(shù)

近年來，由于互補式金氧半導(dǎo)體(CMOS)技術(shù)的進(jìn)步，積分三角調(diào)制器(sigma-delta?modulator,SDM)被廣泛應(yīng)用在數(shù)字-模擬轉(zhuǎn)換裝置中。積分三角調(diào)制乃利用過取樣(oversampling)及雜訊移頻(noise?shaping)以準(zhǔn)確性換取速度與量化雜訊的移除。現(xiàn)今的設(shè)計趨勢為提升取樣率和盡可能降低數(shù)字-模擬轉(zhuǎn)換解析度。降低解析度的好處在于，數(shù)字-模擬轉(zhuǎn)換器的模擬電路可被簡化，此外，還可使用較少且尺寸較大的電路元件，因而提高了元件間的匹配程度。在積分三角調(diào)制器式數(shù)字-模擬轉(zhuǎn)換器的數(shù)字電路中，利用少量單元裝置、共用/特用時脈緩沖器和透過極短的線路傳遞信號，解碼器的時間問題和本地重新同步問題可被改善。塊狀電路布局(tiled?circuit?layout)還可最小化整體設(shè)計中時脈信號和數(shù)據(jù)信號之間的偏斜(skew)。

然而，以高取樣率產(chǎn)生低解析度數(shù)據(jù)的積分三角調(diào)制器本身尚存在未解決的問題。當(dāng)一積分三角調(diào)制器以高數(shù)據(jù)轉(zhuǎn)換取樣率接收最高解析度數(shù)據(jù)，積分三角調(diào)制器必須以相當(dāng)高的數(shù)據(jù)率處理數(shù)據(jù)(相較于數(shù)字-模擬轉(zhuǎn)換器的模擬部分)。無論加法器架構(gòu)是否已針對速度被最佳化，在量化之前進(jìn)行的數(shù)學(xué)運算，即使簡單如少位元的加法或乘法，都會造成過長的關(guān)鍵路徑延遲。數(shù)字電路的整體復(fù)雜度及其復(fù)雜的電路模式，尤其在因速度考量采用快速加法器架構(gòu)時，完全不適合手動制作的客制化塊狀電路布局(通常用于模擬電路)。一般數(shù)字設(shè)計的電子設(shè)計自動化(electronic?design?automation,EDA)工具，例如實體合成和自動布局，通常難以應(yīng)用在時脈頻率等級為兆赫的數(shù)字邏輯，即使這種速度就模擬電路的深次微米(deep?submicron)程序是可行且能輕易達(dá)成的。

發(fā)明內(nèi)容

一平行數(shù)字-數(shù)字積分三角調(diào)制器包含多個平行調(diào)制級。每一調(diào)制級包含一輸入總線，用以接收一輸入數(shù)據(jù)字語，平行于其他調(diào)制級的該輸入總線的接收其他輸入數(shù)據(jù)字語。每一調(diào)制級包含又包含一輸出總線，用以輸出一輸出數(shù)據(jù)字語，平行于其他調(diào)制級的該輸出總線的輸出其他輸出數(shù)據(jù)字語。每一調(diào)制級進(jìn)一步包含一處理電路，耦接至該輸入總線以接收該輸入數(shù)據(jù)字語，并且亦耦接至該輸出總線，以提供該輸出數(shù)據(jù)字語。該積分三角調(diào)制器包含一反饋分配總線，用以分配這些調(diào)制級中的每一處理電路所產(chǎn)生的該誤差字語，以達(dá)成一特定量化雜訊頻譜分配。

關(guān)于本發(fā)明的優(yōu)點與精神可以藉由以下發(fā)明詳述及附圖得到進(jìn)一步的了解。

附圖說明

圖1為根據(jù)本發(fā)明的一實施例中的信號轉(zhuǎn)換器示意圖。

圖2為一平行多位元一階數(shù)字-數(shù)字積分三角調(diào)制器的示意圖。

圖3為包含雜訊移頻乘法器的平行多位元二階數(shù)字-數(shù)字積分三角調(diào)制器的示意圖。

圖4為一可變增益乘法器的示意圖。

圖5用以呈現(xiàn)對應(yīng)于多個不同增益的雜訊轉(zhuǎn)移函數(shù)的頻譜。

圖6為一平行多位元數(shù)字-數(shù)字積分三角調(diào)制程序的流程圖。

圖7為平行多位元數(shù)字-數(shù)字積分三角調(diào)制器的電路設(shè)計及制造程序的方塊圖。

主要元件符號說明

100：信號轉(zhuǎn)換器??105：積分三角調(diào)制器

107：輸出電路??110：調(diào)制級

112：輸入處理器??113：順向處理總線

114：量化處理器??125：誤差字語

130：輸出總線??137：反饋分配總線

139：反饋總線??140：平行至串行轉(zhuǎn)換器

145：串行數(shù)字?jǐn)?shù)據(jù)總線??147：串行輸出流

149：輸出字語??150：數(shù)字-模擬轉(zhuǎn)換器

155：模擬輸出信號??162：輸入總線

170：數(shù)字輸入數(shù)據(jù)流??172：輸入字語

200：一階積分三角調(diào)制器??205：輸入埠

210：加法器??215：順向數(shù)據(jù)處理總線

220：量化器??223：暫存器

225：輸出埠??226：誤差總線

235：串行至平行轉(zhuǎn)換器??237：輸入數(shù)字?jǐn)?shù)據(jù)流

238：輸入取樣??240：平行至串行轉(zhuǎn)換器

242：輸出數(shù)據(jù)流??300：二階積分三角調(diào)制器

305：輸入埠??310：加法器

320：量化器??323：暫存器

325：輸出埠??350：乘法器