[發明專利]一種基于FPGA的短時串口數據采集系統

無效

• 申請號: 201210322888.1
• 申請日: 2012-09-04
• 公開（公告）號: CN102855335A
• 公開（公告）日: 2013-01-02
• 發明（設計）人: 紀元法;孫希延;李銀虎;符強;翟偉
• 申請（專利權）人: 桂林電子科技大學
• 主分類號: G06F17/40
• 分類號: G06F17/40
• 代理公司: 桂林市華杰專利商標事務所有限責任公司 45112
• 代理人: 劉梅芳

技術領域

本發明涉及電子信息領域，具體涉及一種基于FPGA的短時串口數據采集系統。

背景技術

在現代電子信息技術應用中，經常用到數據采集系統，采集各種數字信息，通過PCI接口、USB接口、串口等計算機接口，把采集的數據存儲到計算機硬盤上，以利用計算機強大的數據能力，進行實時的或者事后處理與分析。

現在數據采集系統中經常用到單片機、DSP(數字信號處理芯片)、FPGA（可編程邏輯門陣列）等作為數據采集的核心。傳統的數據采集系統一般是采用單片機，但是單片機的指令周期較長以及處理速度較低很難實現一種短時高速的數據采集要求。DSP雖然有較高的時鐘頻率實現數據采集，但是各種功能要靠軟件的運行來實現，使效率降低，軟件運行的時間在整個采樣時間中占的比例很大，而且還需要邏輯控制模塊和存儲器才能實現數據的采集和發送。

FPGA擁有的時鐘頻率高，內部延遲小，設計起來靈活通用，I/O資源比較豐富，存儲方式多樣，擴展方便，全部的控制邏輯由硬件完成和FPGA在信號處理時采用的是并行處理等特點，特別適合用于高速數據采集。但為了把FPGA采集的數據存儲到計算機上，一般用PCI接口或者USB接口，現在基于PCI或者USB的數據采集系統一般可實現大規模數據存儲，但是缺點就是還需要專門的PCI接口芯片或者USB信號組成數據采集系統，使系統的硬件系統復雜，而且上位機和下位機的編程復雜，使用起來不是十分方便。

發明內容

本發明所要解決的技術問題是提供一種基于FPGA的短時串口數據采集系統。

實現本發明目的的技術方案是：

一種基于FPGA的短時串口數據采集系統，主要由A/D模數轉換模塊和FPGA芯片構成，A/D模數轉換模塊一端與信號源連接，另一端與FPGA芯片的其中一個I/O口連接，FPGA芯片的另一個I/O口與計算機的上位機串口連接。

所述的FPGA芯片內部設計電路包括：數據采樣模塊、雙口RAM模塊和數據發送模塊順序連接而成。

本發明的優點是：與現有技術相比，本發明硬件結構簡單、使用的元器件少；需要設計的軟件少，編程方便。使用數據采集系統可以很方便就組建成一個簡單的數據采集系統。

附圖說明

圖1為本發明種基于FPGA的短時串口數據采集系統的結構框圖。

具體實施方式

如圖1所示，一種基于FPGA的短時串口數據采集系統，由A/D模數轉換模塊和FPGA芯片構成，A/D模數轉換模塊一端與信號源連接，另一端與FPGA芯片的其中一個I/O口連接，FPGA芯片的另一個I/O口與計算機的上位機串口連接。數據采集系統將采集的數據先暫存到FPGA的內部存儲器，采集數據完畢后再與計算機實現串口通信，把數據以一定的波特率傳輸到計算機上，以實現數據的長期保存和處理分析。具體是：

①信號經過A/D板進行模數轉換之后是一個8位數字信號，通過I/O口傳入FPGA；

②8位數字信號進入FPGA后，利用FPGA頻率為62M的工作時鐘去采集輸入的數字信號，然后通過控制雙口RAM的寫使能將采集的1毫秒62000個點的數據存入雙口RAM進行緩存，存儲器的大小由約定的采樣頻率和采集時間長度決定，但是須小于FPGA的最大存儲空間；

③存儲器存滿后在通過控制讀使能將數據傳送給FPGA的發送模塊，為了方便識別數據在傳給發送模塊之前給數據加上了幀頭幀尾，在發送模塊里將并行的數據通過移位寄存器轉換成串行的數據，根據串口通信波特率115200bit/s和FPGA的工作時鐘62M，通過對輸入時鐘的（???????????????????????????????????????????????）538計數分頻實現對時鐘的同步和串口通信期間數據的完整性；

④最終通過發送模塊將數據通過串口發送給上位機，這時計算機上的上位機串口軟件實現串口通信，把接收的數據保存到計算機硬盤上。