[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201210322628.4
• 申請日: 2012-09-04
• 公開（公告）號: CN103681496A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 韋慶松;于書坤
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種半導體器件的制造方法，其特征在于，所述方法包括如下步驟：

步驟S101：提供形成有柵極結構的半導體襯底，所述半導體襯底包括NMOS區域和PMOS區域；

步驟S102：在所述半導體襯底上形成第一氮化硅薄膜，并在所述第一氮化硅薄膜之上的NMOS區域形成圖案化的光刻膠；

步驟S103：蝕刻所述第一氮化硅薄膜在所述PMOS區域的柵極結構的兩側形成PMOS的第一主間隙側壁層；

步驟S104：蝕刻所述半導體襯底以在所述PMOS區域的柵極結構的兩側形成凹槽；

步驟S105：剝離NMOS區域的光刻膠，并進行預清洗；

步驟S106：在所述凹槽中形成鍺硅層；

步驟S107：蝕刻所述第一氮化硅薄膜在所述NMOS區域的柵極結構的兩側形成NMOS的第一主間隙側壁層。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述柵極結構包括：在所述半導體襯底上自下而上依次層疊的界面層、高k介電層、多晶硅層和硬掩模。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S102中，形成所述第一氮化硅薄膜的方法包括：熱成型法、化學氣相沉積法或原子層沉積法。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S102中，所述第一氮化硅薄膜的厚度小于用氧化物作PMOS硅凹槽遮蔽層時所使用的氧化物薄膜的厚度。

5.如權利要求4所述的半導體器件的制造方法，其特征在于，所述第一氮化硅薄膜的厚度為70~210nm。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S103包括：

采用干法刻蝕，刻蝕掉PMOS區域的所述柵極結構上方和所述柵極結構之間的所述第一氮化硅薄膜，形成所述第一主間隙側壁層。

7.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S105中，還包括通過濕法刻蝕改善所述凹槽的形狀的步驟，該步驟位于剝離NMOS區域的光刻膠之后、進行預清洗之前。

8.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S106中，形成鍺硅層的方法為外延生長工藝。

9.如權利要求8所述的半導體器件的制造方法，其特征在于，所述外延生長工藝為低壓化學氣相沉積、等離子體增強化學氣相沉積、超高真空化學氣相沉積、快速熱化學氣相沉積和分子束外延中的一種。

10.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S107包括：形成一層遮蔽PMOS區域的圖形化的光刻膠，以該光刻膠為掩模對所述第一氮化硅薄膜進行刻蝕處理，形成NMOS的第一主間隙側壁層。

11.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S101和步驟S102之間，還包括在所述柵極結構的兩側的側壁上用氮化硅材料形成偏移側壁層的步驟。

12.如權利要求11所述的半導體器件的制造方法，其特征在于，所述形成偏移側壁層的步驟包括：

在所述半導體襯底上形成第二氮化硅薄膜，通過刻蝕處理去除位于所述柵極結構之間的以及所述柵極結構上方的所述第二氮化硅薄膜，形成偏移側壁層。

13.如權利要求12所述的半導體器件的制造方法，其特征在于，形成所述第二氮化硅薄膜的方法包括：熱成型法、化學氣相沉積法或原子層沉積法。

14.如權利要求1至13任一項所述的半導體器件的制造方法，其特征在于，在所述步驟S107之后還包括步驟S108：形成NMOS和PMOS的第二主間隙側壁層。

15.如權利要求14所述的半導體器件的制造方法，其特征在于，所述步驟S108包括：

在完成所述步驟S107的半導體襯底上形成第三氮化硅薄膜，對所述第三氮化硅薄膜進行刻蝕處理，形成NMOS和PMOS的第二主間隙側壁層。

16.如權利要求15所述的半導體器件的制造方法，其特征在于，在所述步驟S108中，形成所述第三氮化硅薄膜的方法包括：熱成型法、化學氣相沉積法或原子層沉積法。