[發(fā)明專利]半導體裝置和控制模擬開關的方法

有效

• 申請?zhí)枺?/td>: 201210321396.0
• 申請日: 2012-08-31
• 公開（公告）號: CN103051314A
• 公開（公告）日: 2013-04-17
• 發(fā)明（設計）人: 荒木良太;水谷徹
• 申請（專利權）人: 富士通半導體股份有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 北京東方億思知識產(chǎn)權代理有限責任公司 11258
• 代理人: 宋鶴

技術領域

本實施例涉及具有CMOS模擬開關的半導體裝置和控制模擬開關的方法。

背景技術

CMOS模擬開關具有并聯(lián)連接的N溝道MOS晶體管和P溝道MOS晶體管；反相控制信號被輸入每個晶體管的柵極，并通過控制信號來切換NMOS晶體管和PMOS晶體管的導通狀態(tài)(on)和不導通狀態(tài)(off)。不管接地點與電源電壓之間輸入電壓和輸出電壓的電勢如何，都保持導通狀態(tài)和不導通狀態(tài)。

通常，NMOS晶體管當柵源極電壓超過正閾值電壓VthN時處于導通狀態(tài)，但是當柵源極電壓低于正閾值電壓VthN時處于不導通狀態(tài)。因此將電源電壓VDD供給柵極時，如果源極電壓在0與(VDD-VthN)之間，則NMOS晶體管處于導通狀態(tài)，如果源極電壓在(VDD-VthN)與VDD之間，則NMOS晶體管處于不導通狀態(tài)。相反，PMOS晶體管當柵源極電壓超過負閾值電壓VthP時(當柵極比源極低VthP時)處于導通狀態(tài)，但是當柵源極電壓低于閾值電壓VthP時處于不導通狀態(tài)。因此將接地點電壓VSS提供給柵極時，如果源極電壓在VthP與VDD之間，則裝置處于導通狀態(tài)，但是如果源極電壓在0與VthP之間，則裝置處于不導通狀態(tài)。

因此，如果將NMOS晶體管與PMOS晶體管并聯(lián)連接，并且將電源電壓VDD提供給NMOS晶體管，而將接地點電壓VSS提供給PMOS晶體管，則在兩個晶體管的源極和漏極，只要電壓在0與VDD之間，就保持導通狀態(tài)。

此外，將背柵極電壓提供給柵電極下面的襯底區(qū)域，并且通常，對于NMOS晶體管，背柵極電壓Vbg是0V，而對于PMOS晶體管，背柵極電壓Vbg是電源電壓VDD。

在日本特開平No.H9-252241和日本特開平No.H10-41798中描述了這樣的CMOS模擬開關。

但是，MOS晶體管的柵電極與襯底之間設置的柵極絕緣膜的耐受電壓(下面稱為柵極耐受電壓)較低。另一方面，如果加在CMOS模擬開關的輸入端子和輸出端子的電壓的范圍0V到VDD的范圍大，就會出現(xiàn)柵極電壓Vg與背柵極電壓Vbg之間的電壓差超過柵極耐受電壓的情況。在這種情況下，MOS晶體管失效。

因此，必須將背柵極電壓Vbg保持在預定電壓，并保證柵極電壓Vg與背柵極電壓Vbg之間的電壓差不超過柵極耐受電壓。

但是，如果使得背柵極電壓成為除了接地點電壓VSS或者電源電壓VDD之外的電壓，則襯底區(qū)域相對于連接到CMOS模擬開關的輸入/輸出端子的源/漏極區(qū)域被正向偏置，從而出現(xiàn)漏電流，并且輸入端子電壓不再傳輸給輸出端子。

發(fā)明內(nèi)容

因此本發(fā)明的目的是提供一種具有CMOS模擬開關的半導體裝置和一種控制模擬開關的方法，在CMOS模擬開關中，即使對于寬電壓范圍內(nèi)的輸入電壓，也能適當?shù)匦纬蓪顟B(tài)。

根據(jù)實施例的第一方案，一種半導體裝置具有：

模擬開關，其中P溝道晶體管和N溝道晶體管并聯(lián)連接在輸入端子與輸出端子之間；可變電壓電路，其根據(jù)提供給所述輸入端子的輸入電壓，可變地產(chǎn)生所述P溝道晶體管的第一柵極電壓和第一背柵極電壓以及所述N溝道晶體管的第二柵極電壓和第二背柵極電壓的電勢；以及

控制電路，其向所述可變電壓電路提供控制信號，所述控制信號控制所述模擬開關是導通還是不導通，其中，響應于引起所述模擬開關導通的所述控制信號，所述可變電壓電路向所述P溝道晶體管和所述N溝道晶體管各自的柵極輸出可變產(chǎn)生的第一柵極電壓和第二柵極電壓。

通過第一方案，提供一種對于寬電壓范圍內(nèi)的輸入電壓適當?shù)匦纬蓪顟B(tài)的半導體裝置。

附圖說明

圖1是示出測試芯片構造的示意圖。

圖2是CMOS模擬開關的電路圖。

圖3是示出CMOS模擬開關的柵極電壓和背柵極電壓的各種示例的示意圖。

圖4是示出CMOS模擬開關的柵極電壓和背柵極電壓的各種示例的示意圖。

圖5是示出CMOS模擬開關的柵極電壓和背柵極電壓的各種示例的示意圖。

圖6是示出CMOS模擬開關的柵極電壓和背柵極電壓的各種示例的示意圖。

圖7是本實施例的CMOS模擬開關的電路圖。

圖8是示出對應于本實施例的CMOS模擬開關裝置的輸入電壓的柵極電壓和背柵極電壓的示意圖。

圖9是示出對應于輸入電壓，以使得本實施例的CMOS模擬開關裝置導通的柵極電壓和背柵極電壓的曲線圖。