[發明專利]一種模數變換器集成芯片量產測試方法

在審

• 申請號: 201210320355.X
• 申請日: 2012-08-31
• 公開（公告）號: CN103684453A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 肖鵬程;陸振海;韋園園
• 申請（專利權）人: 復旦大學
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 上海元一成知識產權代理事務所(普通合伙) 31268
• 代理人: 吳桂琴

技術領域

本發明屬半導體測試領域，涉及一種模數變換器集成芯片量產測試方法，具體涉及一種基于自動測試設備(ATE)用晶振作為信號源與時鐘源實現高速高分辨率模數變換器（ADC）量產測試方法；該方法基于ATE用外加高性能晶振作為信號源與時鐘源、低成本實現高速高分辨率ADC集成芯片量產測試，可解決高速高分辨率ADC集成芯片測試對采樣時鐘和測試信號抖動、信噪比的高性能要求。

背景技術

目前，高速高分辨率模數轉換器(ADC)已廣泛應用于數字信號處理系統，以實時的數字信號處理取代傳統的模擬信號處理方法，其中包括ADC在雷達、測控以及其它高速數據采集系統、寬帶數字化接收系統中中的廣泛應用，尤其是數字技術廣泛應用于各類電子產品中，對信號帶寬及傳輸速率提出了越來越高的要求；高速ADC作為模擬量轉化為數字量的核心部件，具有不可替代的作用。實踐顯示，ATE測試機的發展遠遠趕不上集成芯片的發展速度，目前，產業界最高端的ATE測試機設備，高速高分辨率測試技術指標為：最大正弦波頻率125MHz，分辨率16bit，系統時鐘RMS抖動指標約3ps左右，如芯片設計廠商需要完成最大輸入信號大于125MHz、分辨率高于14bit的高速高分辨率ADC集成芯片產品，將面臨市場上可供選擇的ATE測試機難以滿足其要求的窘境；此外，市場上用于ADC?芯片的測試混合信號ATE測試機還存在如下缺陷：模擬模塊價格昂貴，測試成本高，已成為芯片設計廠商在進行ADC集成芯片量產測試過程中不得不考慮的一個現實問題。

目前，產業界進行ADC集成芯片量產測試主要有如下方法：一，基于ATE測試機的模擬模塊法（簡稱ATE方法）；二、外加高速數模變換器(DAC)+濾波器（簡稱DAC方法）；三，采用外加儀表+濾波器（簡稱外掛儀表方法）；所述方法各存有優、缺點及一定的使用限制：其中，ATE方法，即利用ATE測試機本身的性能；其優點是ATE設備作為一個復雜的測試系統，在出廠之前經過設計與生產廠商的嚴格驗證和測試，其系統穩定性、技術服務等具有較好的保障，但其缺點也非常明顯，即系統升級更新速度比集成芯片的新產品慢，一旦市面上的ATE測試機難以滿足被測ADC芯片的技術指標要求，則ATE測試機難以短時間內獲得相應的更新，此外，高端ATE測試機價格極其昂貴，一般達200萬美元左右，極大的制約設備采購單位對其進行及時更新的能力，因此，導致目前ATE測試機適合于測試輸入信號不高，通常為50MHz以下的ADC芯片產品；DAC方法：即選用高速DAC芯片來產生測試高速高分辨率ADC芯片的高速測試信號，該方法的優點是隨集成電路工藝技術與設計技術的發展，高速高分辨DAC芯片產品可以與高速高分辨率ADC芯片產品同步出現，而高速高分辨率DAC芯片的測試，可用具有保持功能的相對低速高分辨率的ADC芯片完成測試；但其缺點是一方面高速高分辨率DAC的輸出幅度一般會受限制，需要增加放大電路來提高其輸出幅度；另一方面，高速高分辨率DAC芯片本身存在噪聲，并受到采樣時鐘抖動的影響而導致其輸出信號底噪偏高，影響高速高分辨率ADC芯片的測試精度，此外，對于高于200MHz以上頻率，可供選擇的DAC芯片非常少；外掛儀表方法；是利用高質量的模擬信號源儀表設備，如采用射頻儀表設備作為ADC的測試輸入信號源，其優點是產生的測試頻率范圍非常寬，輸出信號幅度大，其缺點是儀表設備價格較昂貴，體積也相對大，需占用一定的面積，不適于多通道或多芯片同測的ADC量產測試。

由于上述的制約因素或缺點，本發明擬提供一種基于ATE的外掛晶振高速高分辨率ADC芯片量產測試方法，以低成本實現高速高分辨率模數變換器(ADC)集成芯片量產測試，解決測試中對采樣時鐘和測試信號抖動、信噪比的高性能要求。

發明內容

本發明的目的在于克服現有技術的缺陷和不足，提供一種模數變換器集成芯片量產測試方法，具體涉及一種基于ATE用晶振作為信號源與時鐘源實現高速高分辨率ADC量產測試方法；該方法基于自動測試設備(ATE)用外加高性能晶振作為信號源與時鐘源、低成本實現高速高分辨率模數變換器(ADC)集成芯片量產測試，可解決高速高分辨率ADC集成芯片測試對采樣時鐘和測試信號抖動、信噪比的高性能要求。