[發(fā)明專利]基于FPGA的自適應(yīng)鏈路層差錯控制方法及裝置

在審

• 申請?zhí)枺?/td>: 201210319849.6
• 申請日: 2012-09-03
• 公開（公告）號: CN103684656A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 泮朋軍;魏文超;徐起
• 申請（專利權(quán)）人: 上海航天測控通信研究所
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 上海航天局專利中心 31107
• 代理人: 鄭丹力

技術(shù)領(lǐng)域

?本發(fā)明涉及高級在軌系統(tǒng)（AOS：Advanced?Orbiting?System）技術(shù)領(lǐng)域，特別是一種基于FPGA的自適應(yīng)鏈路層差錯控制方法及裝置。

背景技術(shù)

隨著載人航天工程的不斷發(fā)展，目標(biāo)飛行器的功能日趨復(fù)雜，要處理的用戶數(shù)據(jù)設(shè)備多、速率高、容量大，因此對高速數(shù)據(jù)通道可靠性的差錯控制技術(shù)的研究顯的尤為重要。目前在型號應(yīng)用中，對于用戶數(shù)據(jù)包頭處理的普遍做法是檢測到錯誤后馬上清空緩存，這就導(dǎo)致載荷數(shù)據(jù)被大量損失，造成許多不必要的損失。

因此如何保證載荷數(shù)據(jù)能被最大限度的下傳，而又能自適應(yīng)的進(jìn)行差錯控制，使損失的載荷數(shù)據(jù)個數(shù)盡量少是高速數(shù)據(jù)鏈路傳輸過程中亟待解決的問題之一。

發(fā)明內(nèi)容

本發(fā)明的技術(shù)方案要解決的問題是如何保證載荷數(shù)據(jù)能被最大限度的下傳，而又能自適應(yīng)的進(jìn)行差錯控制，使損失的載荷數(shù)據(jù)個數(shù)盡量少。

為解決上述問題本發(fā)明的技術(shù)方案提供了一種基于FPGA的自適應(yīng)鏈路層差錯控制方法，包括：

對存入緩存的荷載數(shù)據(jù)的包頭進(jìn)行滑位找頭，并以第一比特閾值進(jìn)行包頭容錯，確認(rèn)所述包頭錯誤的比特?cái)?shù)大于第二比特閾值時(shí)，置位該包頭的錯誤標(biāo)志位有效，且停止向空間飛行器發(fā)送碼元；

確認(rèn)該錯誤標(biāo)志位有效的包頭存入所述緩存后，若所述緩存中的荷載字節(jié)數(shù)大于第一字節(jié)閾值，則下傳該錯誤標(biāo)志位有效的包頭所屬的荷載數(shù)據(jù)，否則清空所述緩存中的荷載數(shù)據(jù)。

為解決上述問題本發(fā)明的技術(shù)方案還提供了一種基于FPGA的自適應(yīng)鏈路層差錯控制裝置，包括：

處理單元，用以對存入緩存的荷載數(shù)據(jù)的包頭進(jìn)行滑位找頭，并以第一比特閾值進(jìn)行包頭容錯，確認(rèn)所述包頭錯誤的比特?cái)?shù)大于第二比特閾值時(shí)，置位該包頭的錯誤標(biāo)志位有效，且停止向空間飛行器發(fā)送碼元；

控制單元，確認(rèn)該錯誤標(biāo)志位有效的包頭存入所述緩存后，若所述緩存中的荷載字節(jié)數(shù)大于第一字節(jié)閾值，則下傳該錯誤標(biāo)志位有效的包頭所屬的荷載數(shù)據(jù)，否則清空所述緩存中的荷載數(shù)據(jù)。

本發(fā)明的技術(shù)方案具有以下有益效果：

為高速數(shù)據(jù)系統(tǒng)提供高速、穩(wěn)定、可靠并具有自適應(yīng)要求的差錯控制技術(shù)，使空間飛行器在軌運(yùn)行期間可對高速載荷數(shù)據(jù)最大限度的下傳，能將用戶最關(guān)心的關(guān)鍵數(shù)據(jù)實(shí)時(shí)可靠地傳回地面。利用本發(fā)明的技術(shù)方案不僅解決了高速載荷數(shù)據(jù)出錯損失率低的問題，而且將參與AOS的信道調(diào)度載荷數(shù)據(jù)損失的字節(jié)數(shù)永遠(yuǎn)小于886。

附圖說明

圖1是本發(fā)明實(shí)施例提供的基于FPGA的自適應(yīng)鏈路層差錯控制方法的流程圖；

圖2是本發(fā)明實(shí)施例提供的基于FPGA的自適應(yīng)鏈路層差錯控制裝置的結(jié)構(gòu)圖；

圖3本發(fā)明實(shí)施例提供的基于FPGA的自適應(yīng)鏈路層差錯控制技術(shù)的原理框圖；

圖4是本發(fā)明實(shí)施例提供的基于FPGA的自適應(yīng)鏈路層差錯控制方法的操作流程圖；

圖5是本發(fā)明實(shí)施例提供的基于FPGA的自適應(yīng)鏈路層差錯控制方法的時(shí)序圖。

具體實(shí)施方式

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式做詳細(xì)的說明。

在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施方式的限制。

圖1是本發(fā)明實(shí)施例提供的基于FPGA的自適應(yīng)鏈路層差錯控制方法的流程圖，下面結(jié)合圖1詳細(xì)說明。

所述基于FPGA的自適應(yīng)鏈路層差錯控制方法包括：

步驟S1，對存入緩存的荷載數(shù)據(jù)的包頭進(jìn)行滑位找頭，并以第一比特閾值進(jìn)行包頭容錯，確認(rèn)所述包頭錯誤的比特?cái)?shù)大于第二比特閾值時(shí)，置位該包頭的錯誤標(biāo)志位有效，且停止向空間飛行器發(fā)送碼元；

步驟S2，確認(rèn)該錯誤標(biāo)志位有效的包頭存入所述緩存后，若所述緩存中的荷載字節(jié)數(shù)大于第一字節(jié)閾值，則下傳該錯誤標(biāo)志位有效的包頭所屬的荷載數(shù)據(jù)，否則清空所述緩存中的荷載數(shù)據(jù)。

所述基于FPGA的自適應(yīng)鏈路層差錯控制方法還可以包括：步驟S3（圖1中未顯示），所述置位該包頭的錯誤標(biāo)志位有效包括以計(jì)時(shí)閾值對所述錯誤標(biāo)志位有效的時(shí)間進(jìn)行定時(shí)計(jì)時(shí)；所述清空所述緩存中的荷載數(shù)據(jù)包括：超出該包頭的錯誤標(biāo)志位有效的時(shí)間的計(jì)時(shí)閾值后，清空所述緩存中的荷載數(shù)據(jù)。所述計(jì)時(shí)閾值可以為10ms。

所述步驟S1中，所述第一比特閾值為1，所述第二比特閾值為2。所述步驟S2中，所述第一字節(jié)閾值為886個字節(jié)。