[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201210317464.6
• 申請日: 2012-08-31
• 公開（公告）號: CN102969289A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 野上洋一;小山英壽;山本佳嗣
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/31;H01L21/60;H01L21/56
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 何欣亭;李浩

技術領域

本發明涉及采用模鑄封裝（mould?package）等非氣密性封裝的半導體裝置及其制造方法，特別涉及能夠防止高頻特性的惡化、提高耐濕性的半導體裝置及其制造方法。

背景技術

使用GaAs、GaN等化合物半導體的場效應晶體管等高頻半導體裝置的通用化急速發展，對削減成本的要求強烈。為適應該要求，開始采用低價格的模鑄封裝，取代此前的完全氣密性的金屬封裝。然而，采用模鑄封裝等非氣密性封裝時，為防止以水分為原因而發生的種種劣化，需要提高半導體裝置的耐濕性。

以往，用通過等離子體CVD等形成的SiN膜等厚膜的絕緣膜以覆蓋在半導體襯底的主表面上設置的電極。由此，防止水分的入侵而確保耐濕性。

然而，因為在半導體襯底和電極之間存在高介電常數的厚絕緣膜，所以電容分量增大，存在高頻特性惡化的問題。此外，通過等離子體CVD等形成的絕緣膜，取決于成膜條件，可能導致水分易被吸收。而且，厚膜化時，絕緣膜微量吸收水分時的應力變化導致絕緣膜剝離，在晶體管的臺階差部分，覆蓋性（coverage）、膜質惡化，易透過或吸收水分。從而，難以充分防止水分向晶體管入侵。

為防止高頻特性的惡化，在半導體襯底的主表面和空隙形成膜之間形成空隙，在該空隙內包柵極電極、漏極電極，將空隙的開口部用樹脂阻塞的半導體被提案建議（例如，參照專利文獻1）。

專利文獻

專利文獻1：日本特開2009-184067號公報，特別是圖30及圖31。

發明內容

專利文獻1中，未詳細記載將空隙內的電極和空隙外部的電極墊（pad）連接的方法。用金屬布線連接兩者時，金屬布線的一端和電極連接，金屬布線的另一端從樹脂露出而和電極墊連接。然而，制造過程中在熱固化樹脂之際，金屬布線和樹脂的界面容易產生間隙。從而，存在耐濕性劣化的問題。

本發明為解決上述問題而完成，其目的在于獲得能夠防止高頻特性的惡化，提高耐濕性的半導體裝置及其制造方法。

本發明涉及的半導體裝置，其特征在于，具備：半導體襯底，具有主表面；電極，在所述主表面上的元件區域內設置；金屬布線，設置于所述主表面上，一端和所述電極連接；電極墊，在所述主表面上的元件區域外設置，和所述金屬布線分離；空隙形成膜，以在和所述主表面的一部分之間形成內包所述金屬布線的一端和所述電極并具有開口部的空隙的方式在所述主表面上設置；已固化的樹脂，阻塞所述開口部，覆蓋所述金屬布線的另一端，而不覆蓋所述電極墊；拒液膜，在所述空隙的內表面設置，具有使液狀狀態的所述樹脂的接觸角比所述半導體襯底及所述空隙形成膜大的物性；以及金屬膜，經由在已固化的所述樹脂設置的開口，連接所述金屬布線和所述電極墊。所述金屬布線的另一端，不從所述樹脂露出。

根據本發明，能夠防止高頻特性的惡化，提高耐濕性。

附圖說明

圖1是示出本發明的實施方式1涉及的半導體裝置的俯視圖；

圖2是沿著圖1的Ⅰ―Ⅰ的剖面圖；

圖3是沿著圖1的Ⅱ―Ⅱ的剖面圖；

圖4是在圖2的Ⅱ―Ⅱ的高度的俯視圖；

圖5是示出本發明的實施方式1涉及的半導體裝置的制造工序的剖面圖；

圖6是示出本發明的實施方式1涉及的半導體裝置的制造工序的剖面圖；

圖7是示出本發明的實施方式1涉及的半導體裝置的制造工序的剖面圖；

圖8是示出本發明的實施方式1涉及的半導體裝置的制造工序的剖面圖；

圖9是示出本發明的實施方式1涉及的半導體裝置的制造工序的剖面圖；

圖10是示出本發明的實施方式1涉及的半導體裝置的制造工序的剖面圖；

圖11是示出本發明的實施方式1涉及的半導體裝置的制造工序的剖面圖；

圖12是示出本發明的實施方式1涉及的半導體裝置的制造工序的剖面圖；

圖13是示出本發明的實施方式1涉及的半導體裝置的制造工序的剖面圖；

圖14是示出比較例涉及的半導體裝置的剖面圖；

圖15是示出本發明的實施方式1涉及的半導體裝置的變形例1的剖面圖；

圖16是示出本發明的實施方式1涉及的半導體裝置的變形例2的剖面圖；

圖17是示出本發明的實施方式2涉及的半導體裝置的剖面圖；

圖18是示出本發明的實施方式3涉及的半導體裝置的剖面圖；

圖19是示出本發明的實施方式4涉及的半導體裝置的俯視圖；

圖20是示出本發明的實施方式4涉及的半導體裝置的仰視圖；