[發明專利]射頻LDMOS器件及其制造方法

有效

• 申請號: 201210315670.3
• 申請日: 2012-08-30
• 公開（公告）號: CN103035719A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 肖勝安;遇寒
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種射頻LDMOS（橫向擴散金屬氧化物半導體）器件。本發明還涉及一種射頻LDMOS器件的制造方法。

背景技術

射頻LDMOS是一種有很好的市場的器件。特別是隨著通信技術的廣泛應用，它作為一種新型功率器件將得到越來越多的重視。

如圖1所示，是現有射頻LDMOS器件的結構示意圖；現有射頻LDMOS器件的基本結構包括：

P+硅襯底101即摻高濃度P型雜質的襯底以及形成于所述P+硅襯底上方的P-外延層102；所述P+硅襯底101的電阻率為0.01歐姆·厘米～0.02歐姆·厘米，所述P-外延層102的厚度和摻雜濃度根據器件耐壓的要求不同進行設置，如器件耐壓為60伏的話，所述P-外延層102的厚度約為5微米～8微米。

利用注入和擴散形成的P+下沉層（P+SINKER）103，該P+下沉層103穿過所述P-外延層102并且所述P+下沉層103的底部進入到所述P+硅襯底101中。

P阱104，該P阱104用于形成器件的溝道區。

柵極氧化層以及柵極多晶硅108，覆蓋于所述P阱104的上方，被所述柵極多晶硅108的所述P阱104形成溝道區。

漂移區105，由形成于所述P-外延層102中的N-摻雜區組成，所述漂移區105和所述柵極多晶硅108的一側相鄰。

源區106，由一N+摻雜區組成，和所述柵極多晶硅108的另一側自對準。

漏區107，由一N+摻雜區組成，和所述柵極多晶硅108的相隔一段距離，且是通過所述漂移區105和所述P阱104相連接。

通過金屬圖形109引出源極S、漏極D和柵極G。從漏區107到漏極D包括了多層金屬層以及用于相鄰金屬層之間的連接的接觸孔和通孔，其中接觸孔用于漏區107和第一層金屬的連接，通孔用于金屬層之間的連接。源區106和源極S之間也包括了多層金屬層以及用于相鄰金屬層之間的連接的接觸孔和通孔,源極S也可以是硅片背面的金屬110，柵極多晶硅108和柵極G之間也包括了多層金屬層以及用于相鄰金屬層之間的連接的接觸孔和通孔。

所述P+硅襯底101減薄后在背面形成有背面金屬110，所述背面金屬110通過所述P+硅襯底101、所述P+下沉層103和所述源極S相連接或作為源極。

現有射頻LDMOS器件中由于采用了擴散技術形成P+下沉層，所以P+下沉層具有較大的橫向擴散，該橫向擴散會使得器件的面積難以縮??；并且P+下沉層的電阻也較高，較高電阻也影響了器件的性能特別是工作頻率。為了改善上述由P+下沉層而帶來的上述缺陷，現有一種結構是，采用P+多晶技術來代替擴散技術制作P+下沉層。但采用P+多晶雖然在上述兩方面特性都有改善,但它有兩方面的問題：一是P+多晶工藝由于的工藝控制問題并沒有普遍應用,其工藝的成熟度仍有問題；二是采用它之后擴散問題仍然存在,電阻仍然很高，如比金屬電阻高很多。

現有射頻LDMOS器件的還存在一個缺陷為，漏極D為頂層金屬，漏極D到P-外延層102之間的介質膜厚度越厚，則漏極D金屬與襯底之間的寄生電容就越小，這里的介質膜可以是場氧，場氧和層間膜的組合構成，但一般的場氧厚度很難做到2微米以上，故漏極D具有較大的寄生電容。如果通過層間膜的加厚來降低寄生電容的話，一般需要增加金屬層的層數，這又會提高工藝成本。

發明內容

本發明所要解決的技術問題是提供一種射頻LDMOS器件，能減少器件的寄生電容和電阻，提高器件的射頻特性，還能降低器件的面積以及減少器件的工藝成本。為此，本發明還提供一種射頻LDMOS器件的制造方法。

為解決上述技術問題，本發明提供的射頻LDMOS器件的單元結構包括：

P+硅襯底以及形成于所述P+硅襯底上方的P-外延層。

溝道區，由形成于所述P-外延層中的P阱組成。

源區，由形成于所述P阱中的N+摻雜區組成。

漂移區，由形成于所述P-外延層中的N-摻雜區組成，所述漂移區和所述溝道區相鄰接。

漏區，由形成于所述漂移區中N+摻雜區組成，所述漏區和所述溝道區相隔一橫向距離。

柵極多晶硅，由形成于所述溝道區上方的多晶硅組成，所述柵極多晶硅和所述溝道區之間隔離有柵極氧化層；所述柵極多晶硅的一側和所述源區自對準，所述柵極多晶硅的另一側邊緣大于等于所述溝道區和所述漂移區的相接邊緣。