[發明專利]一種用現場可編程門陣列實現MFCC參數提取的方法

無效

• 申請號: 201210313695.X
• 申請日: 2012-08-29
• 公開（公告）號: CN102831895A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 馬丕明;呂桂龍
• 申請（專利權）人: 山東大學
• 主分類號: G10L19/02
• 分類號: G10L19/02;G10L15/02
• 代理公司: 濟南金迪知識產權代理有限公司 37219
• 代理人: 許德山

技術領域

本發明涉及一種用現場可編程門陣列實現MFCC參數提取的方法，屬電子信息中的信號處理技術領域。?

背景技術

MFCC是Mel頻率倒譜系數（Mel?Frequency?Cepstrum?Coefficient，MFCC）的縮寫；Mel頻率是基于人耳聽覺特性提出來的，它與Hz頻率成非線性對應關系；Mel頻率倒譜系數則是利用它們之間的這種關系，計算得到的Hz頻譜特征；?

MFCC的分析著眼于人耳的聽覺特性，因為人耳所聽到的聲音的高低與聲音的頻率并不成線性正比關系，而Mel頻率尺度則更符合人耳的聽覺特性；所謂Mel頻率尺度，它的值大體上對應于實際頻率的對數分布關系；Mel頻率與實際頻率的具體關系可用式Mel(f)=2595lg(1+f/700)表示，其中f的單位是Hz；臨界頻率帶寬隨著頻率的變化而變化，并與Mel頻率的增長一致，在1000Hz以下，大致呈線性分布，帶寬為100Hz左右；在1000Hz以上呈對數增長；?

MFCC已被廣泛地應用在語音識別領域；由于Mel頻率與Hz頻率之間非線性的對應關系，使得MFCC隨著頻率的提高，其計算精度隨之下降；因此，在應用中常常只使用低頻MFCC，而丟棄中高頻MFCC；）語音信號特征參數MFCC的提取是語音技術的難點，其設計復雜，硬件開發周期較長，文章“語音MFCC特征提取的FPGA實現”（見《計算機工程與設計》2008年11月，第29卷，第21期，文章編號：1000.7024(2008)21.5474.02。）即屬于此列。?

發明內容

為了克服現有技術存在的缺陷與不足，本發明提出了一種用現場可編程門陣列（FPGA）實現MFCC參數提取的方法。?

本發明的技術方案如下：?

一種現場可編程門陣列（FPGA），包括預加重處理模塊、分幀處理模塊、加窗處理模塊、離散功率譜估計模塊、Mel濾波器組模塊、取自然對數模塊和離散余弦變換模塊，其特征在于預加重處理模塊輸出端連接到分幀處理模塊的輸入端；分幀處理模塊輸出端連接到加窗處理模塊的輸入端，其使能控制端分別和加窗處理模塊及離散功率譜估計模塊的使能端相連接；加窗處理模塊的輸出端和離散功率譜估計模塊的輸入端相連接；離散功率譜估計模塊輸出端連接到Mel濾波器組模塊的輸入端，同時其使能控制端和Mel濾波器組模塊的使能端相連接；Mel濾波器組模塊的輸出端、使能控制端分別和取自然對數模塊的輸入端、使能端相連接；取自然對數模塊的輸出端、使能控制端分別連接到離散余弦變換模塊的輸入端和使能端；?

所述的預加重處理模塊由減法器、加法器、延時器和移位寄存器組成，減法器和延時器的輸入端相連；延時器輸出端分別連接到減法器和移位寄存器的輸入端；減法器和移位寄存器的輸出端連接到加法器的輸入端；?

所述的分幀處理模塊由分幀控制單元、FIFO1、FIFO2和一個多路選擇器組成；分幀控制單元包括計數器1、計數器2、與門1、與門2和反相器，計數器1的輸出端分別連接FIFO1的寫使能端、計數器2的輸入端和加窗處理模塊的使能端；計數器2的輸出端經反相器與計?數器1的另一路輸出端連接后又分別連接到與門1及與門2，與門1輸出連接FIFO2的寫使能端，計數器2的輸出端連接到FIFO2的讀使能端；與門2輸出連接到FIFO1的讀使能端及多路選擇器的選擇端；FIFO1的輸出端連接多路選擇器的一個輸入端，同時連接到FIFO2的輸入端；FIFO2的輸出端連接到多路選擇器的一個輸入端；多路選擇器輸出連接到下一級加窗處理模塊輸入端；?

所述的加窗處理模塊由計數器、存儲器和乘法器組成，計數器的輸出端連接存儲器的地址端；存儲器的輸出端連接到乘法器的一個輸入端；乘法器的另一輸入端連接到分幀處理模塊中的多路選擇器的輸出端；?

所述的離散功率譜估計模塊由FFT模塊、乘法器1、乘法器2和加法器1組成，FFT模塊有三個輸出端，分別為實部信號輸出端、虛部信號輸出端和數據有效端，實部信號輸出端連接乘法器1的兩個輸入端，虛部信號輸出端連接乘法器2的兩個輸入端；兩個乘法器輸出端連接加法器1輸入端，加法器1輸出端連接Mel濾波器組模塊中FIFO3和FIFO4的數據輸入端；?