[發明專利]測試鍵結構以及晶圓測試方法

有效

• 申請號: 201210313099.1
• 申請日: 2012-08-29
• 公開（公告）號: CN102800658A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 吳亞貞;樓穎穎;劉憲周;李秀瑩
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制造工藝，更具體地說，本發明涉及一種用于金屬等離子體刻蝕電荷損害測試的測試鍵結構，并且本發明還涉及一種采用了該測試鍵結構的晶圓測試方法。

背景技術

在晶圓加工處理工藝中，為了確保半導體器件的質量，需要對晶圓執行WAT（Wafer?Acceptance?Test，晶圓可接受性測試）測試以及射頻（RF）測試之類的各種測試。

晶圓可接受性測試指的是在半導體硅片在完成所有制程工藝后，針對硅片上的各種測試結構所進行的電性測試。通過對晶圓可接受性測試的測試數據的分析，可以發現半導體制程工藝中的問題，幫助制程工藝進行調整。一般來說，晶圓可接受性測試的測試參數分為兩類。一類是和器件相關的，包括MOS的開啟電壓，飽和電流，關閉電流，擊穿電壓等。另一類是和工藝相關的，包括接薄層電阻接觸電阻，柵氧化層電性厚度，隔離等。

在晶圓可接受性測試中，通過使用測試鍵來測試晶圓各項參數的合格率。例如，在晶圓可接受性測試中，一般會在芯片的切割道上布置用于監測元件相關的電性參數的一些測試鍵。

圖1示意性地示出了根據現有技術的保護環測試鍵結構。如圖1所示，根據現有技術的保護環測試鍵結構包括：底層硅1（其中形成了保護環注入區）、布置在所述底層硅1上的氧化物層2（用作MOS晶體管的柵極氧化物層）、布置在所述氧化物層2上的氮化硅層3、布置在所述氮化硅層3上的正硅酸乙酯（TEOS）層4、布置在所述正硅酸乙酯層4上的金屬層5。

其中測試鍵結構還包括貫穿所述底層硅1、所述氧化物層2、所述氮化硅層3以及所述正硅酸乙酯層4的填充有導電材料的接觸孔6。并且，所述接觸孔6與所述金屬層5的金屬布線相連。

在進行金屬刻蝕的時候，如果金屬刻蝕工藝的等離子發生變化或者偏差，則會引入更多的電荷，并對器件造成損傷，然而圖1所示的保護環測試鍵結構并不能測試這種金屬等離子體刻蝕電荷損害。由此，希望能夠提供一種能夠用于金屬等離子體刻蝕電荷損害測試的測試鍵結構。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠用于金屬等離子體刻蝕電荷損害測試的測試鍵結構。

為了實現上述技術目的，本發明的第一方面提出一種用于金屬等離子體刻蝕電荷損害測試的測試鍵結構，其包括：底層硅、布置在所述底層硅上的氧化物層、布置在所述氧化物層上的多晶硅層、布置在所述多晶硅層上的氮化硅層、布置在所述氮化硅層上的正硅酸乙酯層、布置在所述正硅酸乙酯層上的金屬層；其中，所述底層硅中形成了保護環注入區；并且其中，所述測試鍵結構還包括貫穿所述底層硅、所述氧化物層、所述多晶硅層、所述氮化硅層以及所述正硅酸乙酯層的填充有導電材料的接觸孔，所述接觸孔與所述多晶硅層之間具有氧化層隔離區；并且，所述接觸孔與所述金屬層的金屬布線相連。

優選地，在上述用于金屬等離子體刻蝕電荷損害測試的測試鍵結構中，所述氧化物層用作MOS晶體管的柵極氧化物層。

優選地，在上述用于金屬等離子體刻蝕電荷損害測試的測試鍵結構中，所述測試鍵結構是用于晶圓可接受性測試的測試鍵結構。

優選地，在上述用于金屬等離子體刻蝕電荷損害測試的測試鍵結構中，所述測試鍵結構用于測試功率MOS器件的金屬等離子體刻蝕電荷損害。

優選地，在上述用于金屬等離子體刻蝕電荷損害測試的測試鍵結構中，所述保護環注入區中摻雜有硼元素。

根據本發明的第二方面，提供了一種晶圓測試方法，其采用了根據本發明第一方面所述的晶圓測試鍵結構來執行晶圓可接受性測試。

根據本發明，等離子體電荷由于天線效應而在所述正硅酸乙酯層中被俘獲，并且在氧化物-多晶硅結構中感應出感應電荷，從而形成耦合電壓，前向電場將導致所述氧化物層下的反型層，由此電流將在所述底層硅的表面反型層流過而不通過保護環電阻，即，不通過所述底層硅中的輕摻雜的保護環注入區。由此，在本發明中，通過測試上述表面電流，即可進行金屬等離子體刻蝕電荷損害測試。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1示意性地示出了根據現有技術的保護環測試鍵結構。

圖2示意性地示出了根據本發明實施例的用于金屬等離子體刻蝕電荷損害測試的測試鍵結構。

圖3示意性地示出了圖2所示的測試鍵結構的電荷。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。