[發明專利]半導體結構及形成方法

有效

• 申請號: 201210312974.4
• 申請日: 2012-08-29
• 公開（公告）號: CN103632977A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 鄧浩;張彬
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種半導體結構的形成方法，其特征在于，包括：

提供半導體襯底，在所述半導體襯底內形成淺溝槽隔離結構；

在所述淺溝槽隔離結構包圍的半導體襯底的表面形成若干平行排列的柵極結構；

在靠近淺溝槽隔離結構的柵極結構的一側或兩側的半導體襯底內形成第一溝槽，在所述第一溝槽內形成第一鍺硅層；

在其余遠離淺溝槽隔離結構的柵極結構的一側或兩側的半導體襯底內形成第二溝槽，在所述第二溝槽內形成第二鍺硅層，使得每一個柵極結構兩側的半導體襯底內都形成有第一鍺硅層或第二鍺硅層，所述第一鍺硅層中鍺的摩爾百分比含量大于第二鍺硅層中鍺的摩爾百分比含量，所述柵極結構和位于所述柵極結構兩側的第一鍺硅層或第二鍺硅層構成PMOS晶體管。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一鍺硅層中鍺的摩爾百分比含量比第二鍺硅層中鍺的摩爾百分比含量大5%~10%。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一鍺硅層中鍺的摩爾百分比含量范圍為30%~45%，所述第二鍺硅層中鍺的摩爾百分比含量范圍為20%~35%。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述第一鍺硅層的具體工藝包括：

在所述半導體襯底表面、淺溝槽隔離結構表面、柵極結構側壁和表面形成第一硬掩膜層，在所述第一硬掩膜層內形成第一開口，所述第一開口暴露出靠近淺溝槽隔離結構的柵極結構的一側或兩側的半導體襯底；

以所述具有第一開口的第一硬掩膜層為掩膜，對暴露出的半導體襯底進行刻蝕，形成第一溝槽；

利用選擇性外延工藝在所述第一溝槽內填充滿鍺硅材料，形成第一鍺硅層，所述第一鍺硅層內摻雜有P型雜質離子，構成MOS晶體管的源區或漏區。

5.如權利要求4所述的半導體結構的形成方法，其特征在于，形成所述第一鍺硅層后，去除所述第一硬掩膜層。

6.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述第二鍺硅層的具體工藝包括：

在所述半導體襯底表面、淺溝槽隔離結構表面、柵極結構側壁和表面形成第二硬掩膜層，在所述第二硬掩膜層內形成第二開口，所述第二開口暴露出遠離淺溝槽隔離結構的柵極結構的一側或兩側的半導體襯底；

以所述具有第二開口的第二硬掩膜層為掩膜，對暴露出的半導體襯底進行刻蝕，形成第二溝槽；

利用選擇性外延工藝在所述第二溝槽內填充滿鍺硅材料，形成第二鍺硅層，所述第二鍺硅層內摻雜有P型雜質離子，構成MOS晶體管的源區或漏區。

7.如權利要求6所述的半導體結構的形成方法，其特征在于，形成所述第二鍺硅層后，去除所述第二硬掩膜層。

8.如權利要求4或6所述的半導體結構的形成方法，其特征在于，刻蝕形成所述第一溝槽和第二溝槽的工藝為干法刻蝕、濕法刻蝕的混合工藝，或者為干法刻蝕工藝。

9.如權利要求4或6所述的半導體結構的形成方法，其特征在于，刻蝕形成所述第一溝槽或第二溝槽的工藝具體為：先采用干法刻蝕工藝在半導體襯底內形成剖面形狀為矩形的溝槽，再利用濕法刻蝕工藝對所述剖面形狀為矩形的溝槽進行刻蝕，形成側壁形狀為“Σ”形狀的第一溝槽或第二溝槽。

10.如權利要求4或6所述的半導體結構的形成方法，其特征在于，所述第一硬掩膜層、第二硬掩膜層的材料為氧化硅、氮化硅、氮氧化硅其中的一種或幾種。

11.如權利要求10所述的半導體結構的形成方法，其特征在于，當所述第一硬掩膜層、第二硬掩膜層的材料為氧化硅，利用稀釋的氫氟酸去除所述第一硬掩膜層、第二硬掩膜層。

12.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述淺溝槽隔離結構的具體工藝為：利用干法刻蝕工藝對所述半導體襯底進行刻蝕形成淺溝槽，利用高深寬比工藝在所述淺溝槽內填充滿介質材料，形成淺溝槽隔離結構。

13.如權利要求1所述的半導體結構的形成方法，其特征在于，當靠近淺溝槽隔離結構一邊的第一鍺硅層的數量大于等于二時，所述第一鍺硅層中鍺的摩爾百分比含量不同，越靠近淺溝槽隔離結構的第一鍺硅層中鍺的摩爾百分比含量越高。