[發明專利]防止存儲器轉儲的微處理器

無效

• 申請號: 201210312832.8
• 申請日: 2012-08-29
• 公開（公告）號: CN102968392A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: B·菲克斯;G·加戈納羅特
• 申請（專利權）人: 英賽瑟庫爾公司
• 主分類號: G06F12/14
• 分類號: G06F12/14
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 楊曉光;于靜

1.微處理器（MP2），包括存儲器（MA，MEM1，MEM2，MEM3）和中央處理單元（CPU，SCT2），所述微處理器配置為：

在所述存儲器中的二進制字（W，We）的寫入期間，產生簽名（S，Se）并在所述存儲器中寫入伴隨所述簽名所述二進制字，以及

在所述存儲器中的二進制字（W，Wr）的讀取期間，伴隨所述二進制字校驗所述簽名(S,Sr)，并且如果所述簽名無效，啟動所述存儲器的保護行為（ER），

特征在于，所述中央處理單元配置為在存儲器區域中執行伴隨無效簽名(IS)的二進制字(W,We)的寫入指令(IWR[P,Q])，從而由所述中央處理單元對所述存儲器區域的稍后的讀取啟動所述保護行為。

2.根據權利要求1的微處理器，其中所述存儲器是易失性存儲器(MEM2)或電可擦除可編程非易失性存儲器(MEM3)。

3.根據權利要求1和2中任一項的微處理器，所述微處理器包括安全電路(SCT2)，所述安全電路配置為根據所述中央處理單元的要求產生有效簽名(S)或無效簽名(IS)。

4.根據權利要求1至3中任一項的微處理器，其中所述簽名包括至少一個奇偶校驗位，所述奇偶校驗位部分或全部為要簽名的所述二進制字的位的函數。

5.便攜式電子設備（CD），包括在半導體芯片（ICT）上的集成電路，其中所述集成電路包括根據權利要求1至4中任一項的微處理器（MP2）。

6.保護微處理器（MP2）的方法，所述微處理器包括存儲器（MA，MEM1，MEM2，MEM3）和中央處理單元（CPU，SCT2），所述方法包括：

在所述存儲器中的二進制字（W，We）的寫入期間，產生簽名（S，Se）并在所述存儲器中寫入伴隨所述簽名的所述二進制字，以及

在所述存儲器中的二進制字（W，Wr）的讀取期間，伴隨所述二進制字校驗所述簽名（S，Sr），并且如果所述簽名無效，執行所述存儲器的保護行為（ER），

其特征在于，所述方法進一步包括在存儲器區域中寫入伴隨無效簽名（IS）的二進制字（W，We），使得由所述中央處理單元對所述存儲器區域的稍后的讀取啟動所述保護行為。

7.根據權利要求6的方法，其中所述存儲器為包含由所述中央處理單元可執行的程序的只讀存儲器（MEM1），并且所述方法包括在所述存儲器的啟用之前在所述存儲器中預先存儲伴隨無效簽名的所述二進制字。

8.根據權利要求6的方法，其中所述存儲器（MEM2，MEM3）為易失性存儲器或電可擦除可編程非易失性存儲器，并且所述方法包括使用所述中央處理單元以在所述存儲器中寫入伴隨無效簽名的所述二進制字。

9.根據權利要求8的方法，所述方法包括在由所述中央處理單元執行的程序（OC）中插入至少一個在所述存儲器中伴隨無效簽名的二進制字的寫入指令（IWR[P,Q]）的預先步驟。

10.根據權利要求6至9中任一項的方法，其中所述簽名包括至少一個奇偶校驗位，所述奇偶校驗位部分或全部為要簽名的所述二進制字的位的函數。

11.根據權利要求6至10中任一項的方法，其中所述保護行為包括至少一種以下行為：啟動中斷并執行錯誤處理程序；重置所述中央處理單元為零；擦除所有或一些所述存儲器；暫時或永久地設置所述中央處理單元停止服務；暫時或永久地設置所有或者一些所述存儲器停止服務。

12.配置集成在根據權利要求1至4中任一項的微處理器中的非易失性存儲器程序(MEM1)的方法，包括：

－以源代碼（SC）的形式設計程序，

－將源代碼中的所述程序轉換為由微處理器可執行的程序目標代碼（OC），

－產生簽名（S）并將它們與二進制字關聯，以及

－在所述存儲器中存儲所述已簽名的目標代碼，

其特征在于，所述方法包括在存儲器區域中插入至少一個伴隨無效簽名的二進制字，從而由所述微處理器的所述中央處理單元的稍后的讀取啟動所述存儲器的保護行為。

13.根據權利要求12的方法，包括：

－在所述源代碼中插入至少一個第一類型的指令(INST1)，并且

－當將所述源代碼轉換成目標代碼時，通過將伴隨所述無效簽名的所述二進制字插入到所述目標代碼來執行所述第一類型的指令。