[發(fā)明專利]低壓輸出帶隙基準(zhǔn)電路

有效

• 申請?zhí)枺?/td>: 201210309074.4
• 申請日: 2012-08-28
• 公開（公告）號: CN103631297A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設(shè)計）人: 王超
• 申請（專利權(quán)）人: 三星半導(dǎo)體（中國）研究開發(fā)有限公司;三星電子株式會社
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司 11286
• 代理人: 王兆賡

技術(shù)領(lǐng)域

本發(fā)明涉及一種帶隙基準(zhǔn)電路，更具體地講，涉及一種能夠提供與溫度無關(guān)的低壓輸出的帶隙基準(zhǔn)電路。

背景技術(shù)

圖1是示出現(xiàn)有技術(shù)的傳統(tǒng)帶隙基準(zhǔn)電路的電路圖。如圖1所示，傳統(tǒng)帶隙基準(zhǔn)電路包括運算放大器OP1、PMOS晶體管M1和M2、雙極性晶體管Q1和Q2、以及電阻器R1、R2和R3。傳統(tǒng)帶隙基準(zhǔn)電路的原理是將兩個分別具有正、負(fù)溫度系數(shù)的電壓，乘以一定的比例系數(shù)后相迭加，產(chǎn)生一個與溫度無關(guān)的基準(zhǔn)電壓，如等式1所示：

V_bgr＝V₁+αV₂??……(1)，

其中V_bgr為帶隙基準(zhǔn)電路的輸出電壓，V₁和V₂為具有正、負(fù)溫度系數(shù)的電壓，通常情況下是利用雙極性晶體管的V_EB和ΔV_EB實現(xiàn)。以下將進(jìn)一步描述對傳統(tǒng)帶隙基準(zhǔn)電路的工作原理。

在傳統(tǒng)帶隙基準(zhǔn)電路中，PMOS晶體管M1和M2具有相同尺寸，雙極性晶體管Q1和Q2的發(fā)射極-基極面積比為N∶1。在不考慮運算放大器OP1的失調(diào)電壓的情況下，輸出的基準(zhǔn)電壓如等式2所示：

Vbgr=VEB2+R2R1(VEB2-VEB1)......(2),]]>

其中V_EB1和V_EB2為雙極性晶體管Q1和Q2的發(fā)射極-基極電壓差。

對于雙極性晶體管來說，它的電流電壓關(guān)系如等式3所示：

Ic=IS·eqVEBk·T......(3),]]>

因此，可得到等式(4)：