[發明專利]P型LDMOS表面溝道器件提高面內均勻性的制造方法

有效

• 申請號: 201210305990.0
• 申請日: 2012-08-24
• 公開（公告）號: CN103632974A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 周正良;遇寒;馬彪
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路領域，特別屬于一種P型LDMOS表面溝道器件提高面內均勻性的制造方法。

背景技術

對電池供電的手提式電子產品的電子元器件，較小的體積和較低的漏電是必須的性能要求，除此之外還需要有快的開關速度。P型LDMOS（Laterally?Diffused?Metal?Oxide?Semiconductor，即橫向擴散金屬氧化物半導體）由多個柵極形成陣列以得到大于10A的輸出電流，被廣泛用于手提式電子產品的電源管理電路中。大的陣列意味著柵極總寬度很大，如何達到好的均勻性以保持低漏電是很大的問題。同時為了得到高的開關速度，閾值電壓要較低，但較低的閾值電壓會引起較高的漏電流。相比埋溝，表面溝道器件可折中低閾值電壓和低漏電。目前，P型LDMOS表面溝道器件，如圖1所示，包括N型襯底1’、N型外延區2’、N型溝道5’、第一輕摻雜漏擴散漂移區6’、第二輕摻雜漏擴散漂移區7’、N型重摻雜的多晶硅電連接下沉通道3’、柵氧化層9’、柵極多晶硅4’、鎢硅疊層8’、漏極10’、源極11’、多晶硅側墻13’，其生產工藝大致如下：在重摻雜的N型襯底1’上生長N型外延區2’，在N型外延區2’中進行多晶硅下沉深槽刻蝕，填充N型重摻雜多晶硅，回刻多晶硅至和硅表面齊平，形成N型重摻雜的多晶硅電連接下沉通道3’；進行第一次P型離子注入形成第一輕摻雜漏擴散漂移區6’；生長柵氧化層9’，在柵氧化層9’上淀積P型摻雜的多晶硅和鎢硅疊層8’，光刻和干刻形成由柵極多晶硅4’和鎢硅疊層8’組成的柵極；進行N型溝道離子注入，為避免柵極多晶硅4’中的P型雜質（通常為硼）穿透柵氧化層9’及分離到鎢硅疊層8’中，用快速熱退火激活溝道離子形成N型溝道5’，這樣溝道長度必然較短并有較大變化，當然也可以采用長時間高溫推進工藝以避免短溝道效應，但高溫推進過程會使得下沉深槽中重摻雜多晶硅的雜質向溝道擴散，同時柵極中的硼容易穿透柵氧化層9’進入溝道5’，而且采用多晶硅柵極4’加鎢硅疊層8’的柵極，由于鎢硅對硼的固溶度高于多晶硅，硼會擴散到鎢硅疊層8’中，造成多晶硅柵極中有較少硼而引起器件容易耗盡，這都會造成器件的閾值電壓和其它關鍵指標不穩定；進行P型離子注入形成第二輕摻雜漏擴散漂移區7’，淀積側墻介質并刻蝕形成多晶硅側墻13’，然后光刻和離子注入形成源漏區，并快速熱退火激活整個器件，最后形成金屬硅化物12’、接觸孔和金屬連接等工藝形成器件。

發明內容

本發明要解決的技術問題是提供一種P型LDMOS表面溝道器件提高面內均勻性的制造方法，可以避免器件耗盡、穿透或漏電，提高器件的均勻性和穩定性。

為解決上述技術問題，本發明的P型LDMOS表面溝道器件提高面內均勻性的制造方法，包括以下步驟：

步驟1，在N型襯底上生長N型外延區，N型外延區上方生長柵氧化層，柵氧化層上方淀積一層非摻雜的多晶硅；

步驟2，光刻和干刻非摻雜的多晶硅形成多晶硅柵極，利用光刻膠遮擋后續形成漏區的區域以及靠近該區域的部分多晶硅柵極并進行N型離子注入，離子注入能量未穿透多晶硅柵極；

步驟3，去除光刻膠并進行第一次P型離子注入，進行高溫推進形成N型溝道和第一輕摻雜漏擴散漂移區；

步驟4，進行第二次P型離子注入，形成第二輕摻雜漏擴散漂移區；

步驟5，淀積一層氧化硅，通過光刻和干刻打開N型溝道遠離多晶硅柵極一側的氧化硅，在打開區域刻蝕N型外延區形成深溝槽，所述深溝槽的底部位于N型襯底中；

步驟6，在深溝槽內和氧化硅上淀積N型重摻雜多晶硅，所述N型重摻雜多晶硅填充滿深溝槽形成多晶硅電連接下沉通道；

步驟7，回刻N型重摻雜多晶硅并停止在氧化硅上；

步驟8，淀積一層有機介質，回刻有機介質和氧化硅，去除多晶硅柵極頂部的有機介質和氧化硅，并在多晶硅柵極側面形成氧化硅側墻，其余區域保留部分有機介質和全部氧化硅；

步驟9，對多晶硅柵極進行P型離子注入，注入能量未穿透剩余的部分有機介質和氧化硅；

步驟10，去除有機介質，光刻定義源漏區，濕法去除部分氧化硅，進行源漏區離子注入并快速退火，在氧化硅去除部分下方形成源極和漏極；

步驟11，打開源漏區需要金屬硅化的區域，進行金屬硅化工藝，在多晶硅柵極和源極、漏極上形成金屬硅化物。