[發(fā)明專利]一種基于超復(fù)雜指令集系統(tǒng)的微處理器架構(gòu)

有效

• 申請?zhí)枺?/td>: 201210305660.1
• 申請日: 2012-08-27
• 公開（公告）號: CN103631561B
• 公開（公告）日: 2017-02-08
• 發(fā)明（設(shè)計(jì)）人: 鞠怡明;郭紅娟
• 申請（專利權(quán)）人: 長沙富力電子科技有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F15/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及微處理器領(lǐng)域，具體涉及一種基于超復(fù)雜指令集系統(tǒng)的微處理器架構(gòu)。

背景技術(shù)

目前，微處理器分為RISC（精簡指令集計(jì)算機(jī)）和CISC（復(fù)雜指令集計(jì)算機(jī)）兩大主流。RISC指令集的指令種類相對較少，執(zhí)行速度快，但通常需要許多條指令組合才能完成最終功能要求，這樣就需要執(zhí)行較多的指令；CISC指令集的指令豐富，功能較為強(qiáng)大，但是其硬件耗費(fèi)大。而提高計(jì)算機(jī)計(jì)算能力主要通過提高計(jì)算機(jī)的主頻和減少計(jì)算機(jī)的指令數(shù)兩種方法來實(shí)現(xiàn)。提高計(jì)算機(jī)的主頻，靠提高半導(dǎo)體工藝水平實(shí)現(xiàn)，難度越來越大；而利用現(xiàn)在RISC或CISC來減少指令數(shù)也是很有限的。

為此提出一種靠復(fù)雜邏輯設(shè)計(jì)來實(shí)現(xiàn)的基于超復(fù)雜指令集系統(tǒng)的微處理器架構(gòu)。

發(fā)明內(nèi)容

為解決上述技術(shù)問題，本發(fā)明的目的在于提供一種基于超復(fù)雜指令集系統(tǒng)的微處理器架構(gòu)，特殊的計(jì)算機(jī)結(jié)構(gòu)直接執(zhí)行復(fù)雜功能的指令，獨(dú)立計(jì)算出結(jié)果，不必經(jīng)過編譯，進(jìn)而沒有由高級語言編譯后生成的大量匯編語句或機(jī)器語言，從而實(shí)現(xiàn)計(jì)算速度快，執(zhí)行效率高的目的。?

為達(dá)到上述目的，本發(fā)明的技術(shù)方案如下：一種基于超復(fù)雜指令集系統(tǒng)的微處理器架構(gòu)，包括控制接口部件、指令部件、運(yùn)算部件、緩沖部件0、緩沖部件1、地址部件、存儲器接口、實(shí)時數(shù)據(jù)接口；所述控制接口部件與所述指令部件、所述運(yùn)算部件連接，所述緩沖部件0、所述緩沖部件1與所述運(yùn)算部件連接，所述存儲器接口與所述緩沖部件0、所述緩沖部件1連接，所述地址部件連接在所述指令部件與所述存儲器接口之間，所述實(shí)施數(shù)據(jù)接口與所述緩沖部件1連接；所述指令部件為超復(fù)雜指令集指令部件。

優(yōu)選的，所述超復(fù)雜指令集指令部件為點(diǎn)積計(jì)算指令、相關(guān)計(jì)算指令、歸一化互相關(guān)計(jì)算指令、協(xié)方差計(jì)算指令、圖像比對計(jì)算指令、圖像直方圖變換指令、圖像中值濾波變換指令、圖像SOBEL邊緣提取變換指令、其它輔助指令組成的指令集部件。

優(yōu)選的，所述控制接口部件與外界部件連接，所述外界部件為處理器或其它硬件邏輯。

優(yōu)選的，所述實(shí)時數(shù)據(jù)接口與用于采集實(shí)時數(shù)據(jù)的設(shè)備連接。

優(yōu)選的，所述存儲器接口與用于存儲的外部存儲器。

采用本技術(shù)方案的有益效果是：特殊的計(jì)算機(jī)結(jié)構(gòu)直接執(zhí)行復(fù)雜功能的指令，獨(dú)立計(jì)算出結(jié)果，不必經(jīng)過編譯，進(jìn)而沒有由高級語言編譯后生成的大量匯編語句或機(jī)器語言，從而實(shí)現(xiàn)計(jì)算速度快，執(zhí)行效率高的目的。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例技術(shù)中的技術(shù)方案，下面將對實(shí)施例技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

實(shí)施例1

如圖1所示，本發(fā)明的一種基于超復(fù)雜指令集系統(tǒng)的微處理器架構(gòu)，包括控制接口部件、指令部件、運(yùn)算部件、緩沖部件0、緩沖部件1、地址部件、存儲器接口、實(shí)時數(shù)據(jù)接口；所述控制接口部件與所述指令部件、所述運(yùn)算部件連接，所述緩沖部件0、所述緩沖部件1與所述運(yùn)算部件連接，所述存儲器接口與所述緩沖部件0、所述緩沖部件1連接，所述地址部件連接在所述指令部件與所述存儲器接口之間，所述實(shí)施數(shù)據(jù)接口與所述緩沖部件1連接；所述指令部件為超復(fù)雜指令集指令部件。

控制接口部件與外界部件連接，所述外界部件為處理器或其它硬件邏輯。實(shí)時數(shù)據(jù)接口與用于采集實(shí)時數(shù)據(jù)的設(shè)備連接。存儲器接口與用于存儲的外部存儲器。

超復(fù)雜指令集指令部件為點(diǎn)積計(jì)算指令、相關(guān)計(jì)算指令、歸一化互相關(guān)計(jì)算指令、協(xié)方差計(jì)算指令、圖像比對計(jì)算指令、圖像直方圖變換指令、圖像中值濾波變換指令、圖像SOBEL邊緣提取變換指令、其它輔助指令組成的指令集部件。