[發(fā)明專利]中斷處理方法、裝置及中斷控制器

有效

• 申請?zhí)枺?/td>: 201210305534.6
• 申請日: 2012-08-24
• 公開（公告）號: CN103631649B
• 公開（公告）日: 2018-08-28
• 發(fā)明（設計）人: 劉琳童;甘焱林
• 申請（專利權）人: 深圳市中興微電子技術有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 田紅娟;龍洪

1.一種中斷處理方法，其特征在于，包括：

中央處理器CPU接收中斷控制器發(fā)送的中斷請求，執(zhí)行所述中斷請求對應的中斷，并向所述中斷控制器寫入第一值，其中，所述第一值用于表示所述CPU接收到所述中斷請求；

所述CPU執(zhí)行完成所述中斷后，向所述中斷控制器寫入第二值，其中，所述第二值用于表示所述CPU執(zhí)行完成所述中斷；

其中，所述CPU接收所述中斷控制器發(fā)送的所述中斷請求之前，所述方法還包括：

所述中斷控制器的中斷采樣模塊對外部中斷源進行異步采樣，并在采樣到中斷請求后輸出中斷信號；

所述CPU執(zhí)行所述中斷請求對應的中斷之后，所述方法還包括：

所述中斷控制器的中斷比較模塊對所述中斷采樣模塊輸出的所述中斷信號進行優(yōu)先級比較，將優(yōu)先級最高的中斷的中斷信息發(fā)送至中斷控制模塊；

所述中斷控制器的所述中斷控制模塊保存嵌套的中斷的所述中斷信息，并保存所述CPU當前正在執(zhí)行的所述中斷的所述中斷信息。

2.根據(jù)權利要求1所述的中斷處理方法，其特征在于，所述CPU接收所述中斷控制器發(fā)送的所述中斷請求之前，所述方法包括：

所述中斷控制器的總線接口模塊通過APB總線與所述CPU連接。

3.根據(jù)權利要求1所述的中斷處理方法，其特征在于，所述CPU向所述中斷控制器寫入所述第一值包括：

在所述CPU進入中斷服務子程序后，所述CPU在所述中斷控制器的中斷ack寄存器中寫入所述第一值；

所述中斷控制器的中斷控制模塊清除所述中斷采樣模塊輸出的中斷信號。

4.根據(jù)權利要求1所述的中斷處理方法，其特征在于，所述CPU向所述中斷控制器寫入所述第二值包括：

在所述CPU執(zhí)行完成所述中斷服務子程序后，所述CPU在所述中斷控制器的中斷done寄存器中寫入所述第二值；

所述中斷控制模塊清除中斷狀態(tài)寄存器中保存的當前信息。

5.根據(jù)權利要求1所述的中斷處理方法，其特征在于，所述方法還包括：

如果所述中斷比較模塊發(fā)送的中斷比所述中斷現(xiàn)場寄存器內保存的中斷的優(yōu)先級高，則所述中斷現(xiàn)場寄存器將當前保存的信息發(fā)送至堆棧，中斷現(xiàn)場寄存器保存所述中斷比較模塊發(fā)送的中斷的所述中斷信息，并將所述中斷輸出至所述CPU；其中，所述中斷控制模塊包括所述堆棧和所述中斷現(xiàn)場寄存器；

如果所述中斷比較模塊發(fā)送的中斷比所述中斷現(xiàn)場寄存器內保存的中斷的優(yōu)先級低，則繼續(xù)執(zhí)行當前正在執(zhí)行的中斷，所述中斷比較模塊繼續(xù)保持所述中斷有效，直至所述中斷比較模塊中比所述中斷的優(yōu)先級高的中斷全部執(zhí)行結束，或者，所述外部中斷源提供比所述中斷的優(yōu)先級高的中斷。

6.一種中斷處理裝置，其特征在于，包括：

接入模塊，用于接收中斷控制器發(fā)送的中斷請求；

第一寫入模塊，用于執(zhí)行所述中斷請求對應的中斷，并向所述中斷控制器寫入第一值，其中，所述第一值用于表示接收到所述中斷請求；

第二寫入模塊，用于執(zhí)行完成所述中斷后，向所述中斷控制器寫入第二值，其中，所述第二值用于表示執(zhí)行完成所述中斷；

其中，所述中斷控制器包括：

中斷采樣模塊，用于對外部中斷源進行異步采樣，并在采樣到中斷請求后輸出中斷信號；

中斷比較模塊，用于對所述中斷采樣模塊輸出的所述中斷信號進行優(yōu)先級比較，將優(yōu)先級最高的中斷的中斷信息發(fā)送至中斷控制模塊；

中斷控制模塊，用于保存嵌套的中斷的所述中斷信息，還用于保存所述CPU當前正在執(zhí)行的中斷的所述中斷信息。

7.根據(jù)權利要求6所述的中斷處理裝置，其特征在于，所述第一寫入模塊包括：

第一寫入單元，用于在進入中斷服務子程序后，在所述中斷控制器的中斷ack寄存器中寫入所述第一值。

8.根據(jù)權利要求6所述的中斷處理裝置，其特征在于，所述第二寫入模塊包括：

第二寫入單元，用于在執(zhí)行完成所述中斷服務子程序后，在所述中斷控制器的中斷done寄存器中寫入所述第二值。