[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201210304241.6
• 申請日: 2012-08-23
• 公開（公告）號: CN103632973B
• 公開（公告）日: 2017-01-25
• 發(fā)明（設(shè)計）人: 鐘匯才;趙超;梁擎擎
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/08;H01L29/06;H01L29/78
• 代理公司: 北京漢昊知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11370
• 代理人: 朱海波,何平

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)，尤其涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)

在現(xiàn)有的半導(dǎo)體制造工藝中，提高半導(dǎo)體器件性能的一個重要手段是在半導(dǎo)體器件內(nèi)形成具有應(yīng)力的源/漏區(qū)，對溝道產(chǎn)生壓應(yīng)力或者拉應(yīng)力，以此改善溝道中載流子的遷移率。下面將結(jié)合圖1(a)對實現(xiàn)該半導(dǎo)體器件的具體方法進(jìn)行描述：提供一個具有柵堆疊的體硅襯底100，首先刻蝕該柵堆疊兩側(cè)的體硅襯底100形成凹陷，然后在該凹陷內(nèi)嵌入例如摻雜硼的SiGe或摻雜磷或砷的Si:C，以形成具有應(yīng)力的源/漏區(qū)110。

但是，由于源/漏區(qū)110與體硅襯底100之間存在的漏電流會導(dǎo)致半導(dǎo)體器件性能的下降，所以，在現(xiàn)有技術(shù)中采用SOI(Silicon-On-Insulator)襯底代替體硅襯底，以減小源/漏區(qū)與襯底之間的漏電流。請參考圖1(b)，SOI襯底100’包括基底層101、絕緣層102以及器件層103。嵌入的源/漏區(qū)110形成于SOI襯底100’的器件層103中，由于絕緣層102的存在，將源/漏區(qū)110與基底層101隔離開，所以有效地削弱了漏電流路徑(請參考圖1(a)、圖1(b)中虛線所示的位置)，從而使源/漏區(qū)110與襯底100’之間的漏電流得到抑制。但是，SOI襯底器件層103的厚度通常較薄，所以在SOI襯底100’上形成的源/漏區(qū)110的深度由于受到器件層103厚度的限制也會較淺，從而導(dǎo)致源/漏區(qū)110接觸電阻的升高，以及該半導(dǎo)體器件性能的下降。

因此，如何既可以降低源/漏區(qū)的接觸電阻，又可以消除源/漏區(qū)與襯底之間的漏電流，是一個亟待解決的問題。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種半導(dǎo)體器件及其制造方法，在消除了源/漏區(qū)與SOI襯底之間的漏電流路徑的同時，也可以降低源/漏區(qū)的接觸電阻。

根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體器件的制造方法，該方法包括以下步驟：

a)提供SOI襯底，所述SOI襯底包括基底層、位于所述基底層之上的絕緣層、以及位于所述絕緣層之上的器件層；

b)在所述SOI襯底上形成柵堆疊；

c)以所述柵堆疊為掩模，刻蝕所述SOI襯底的器件層、絕緣層以及部分基底層，在所述柵堆疊兩側(cè)形成凹陷；

d)在所述凹陷內(nèi)形成晶體介電層，所述晶體介電層的上表面低于所述絕緣層的上表面且不低于所述絕緣層的下表面；

e)在所述晶體介電層之上形成源/漏區(qū)。

本發(fā)明另一方面還提出一種半導(dǎo)體器件，包括：

SOI襯底，包括基底層、位于所述基底層之上的絕緣層、以及位于所述絕緣層之上的器件層；

柵堆疊，形成于所述SOI襯底之上；

源/漏區(qū)，形成于所述SOI襯底之中、位于所述柵堆疊兩側(cè)，其中所述源/漏區(qū)貫穿所述器件層，并延伸至所述絕緣層的上表面和下表面之間；以及

晶體介電層，位于所述源/漏區(qū)與所述基底層之間。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點：

1)源/漏區(qū)的底部位于SOI襯底的絕緣層內(nèi)，且在源/漏區(qū)與SOI襯底之間形成晶體介電層，將源/漏區(qū)的底部與SOI襯底隔離開，從而有效地消除了源/漏區(qū)與SOI襯底之間的漏電流路徑，抑制了漏電流的產(chǎn)生；

2)通過在SOI襯底的器件層以及部分絕緣層內(nèi)形成源/漏區(qū)，克服了現(xiàn)有技術(shù)中僅僅在器件層中形成厚度較薄的源/漏區(qū)的缺點，有效地降低了源/漏區(qū)的接觸電阻，提高了半導(dǎo)體器件的性能。

附圖說明

通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯：

圖1(a)和圖1(b)為現(xiàn)有技術(shù)中半導(dǎo)體器件的剖面示意圖；

圖2為根據(jù)本發(fā)明的半導(dǎo)體器件制造方法的流程圖；

圖3至圖11為根據(jù)本發(fā)明的一個實施例按照圖2所示流程制造半導(dǎo)體器件的各個階段的剖面示意圖。

附圖中相同或相似的附圖標(biāo)記代表相同或相似的部件。

具體實施方式

下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。