[發明專利]一種基于SOI的SiGe-HBT晶體管的制備方法

有效

• 申請號: 201210304134.3
• 申請日: 2012-08-24
• 公開（公告）號: CN102800589A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 柴展;陳靜;羅杰馨;伍青青;王曦
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L21/331
• 分類號: H01L21/331;H01L21/266;H01L29/737
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

技術領域

本發明屬于固體電子與微電子領域，涉及一種SiGe雙極晶體管的制備方法，特別是涉及一種基于SOI的SiGe雙極晶體管（SiGe-HBT）的制備方法。

背景技術

由于現代通信對高頻帶下高性能、低噪聲和低成本的RF組件的需求，傳統的Si材料器件無法滿足性能規格、輸出功率等新的要求。在Si材料中引入Ge作為雙極晶體管的基極形成的硅鍺異質結雙極晶體管（SiGe-HBT）則以低成本、高性能的潛質，受到市場的青睞。同樣條件下，SiGe器件比Si器件頻率高、速度快、噪聲低、電流增益高，適合于高頻應用。SiGeHBT工藝屬于硅基技術，與Si器件工藝、BICMOS工藝有很好的兼容性，SiGe?BICMOS工藝為功放與邏輯控制電路的集成提供極大的便利，也降低了工藝成本。

SOI(Silicon?On?Insulator)是指絕緣體上硅技術。寄生電容電容小，使得SOI器件擁有高速度和低功耗。SOI?CMOS器件的全介質隔離徹底消除了體硅CMOS器件的寄生閂鎖效應，SOI全介質隔離使得SOI技術集成密度高以及抗輻照特性好。SOI技術廣泛應用于射頻、高壓、抗輻照等領域。因此，將SiGe-HBT工藝和SOI工藝結合，制造更高性能的基于SOI的SiGeBICMOS器件，成為一個新的器件研究方向。

SiGe-HBT傳統制造工藝中，在發射極刻蝕成型之后，外基區的自對準注入摻雜是必要的一步工藝，用來減小基區電阻。由于SiGe外延層較薄，外基區自對準注入摻雜往往會穿透SiGe外延層，注入到基區下方的集電區中，使部分外基區先下延伸到集電區，在集電區中形成額外的P型基區。對于體硅工藝和厚膜SOI工藝，由于集電區縱向寬度大，電流會向下經集電區下部的重摻雜埋層區至側方的重摻雜集電區引出，因此這個額外基區對集電區電阻的影響可以忽略。但對于薄膜SOI工藝，因為頂層硅膜很薄（小于等于0.15um），集電區縱向寬度小，外基區注入向下延伸形成的額外基區將會導致SiGe-HBT器件的集電極電阻大幅增加和最高截止頻率Ft參數明顯降低。

因此，如何提出一種改進的基于SOI的SiGe-HBT的制備方法，以解決傳統HBT制造工藝用于薄膜SOI工藝時，外基區注入向下延伸形成的額外基區將會導致SiGe-HBT器件的集電極電阻大幅增加和最高截止頻率Ft參數明顯降低、以及由于集電區摻雜濃度增加導致的器件耐壓降低的問題，成為目前亟待解決的問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種基于SOI的SiGe-HBT的制備方法，用于解決現有技術中HBT制造工藝用于薄膜SOI工藝時，外基區注入向下延伸形成的額外基區將會導致SiGe-HBT器件的集電極電阻大幅增加和最高截止頻率Ft參數明顯降低、以及由于集電區摻雜濃度增加導致的器件耐壓降低的問題。

為實現上述目的及其他相關目的，本發明提供一種基于SOI的SiGe-HBT的制備方法，所述方法至少包括：

1）提供一包括襯底硅、埋層氧化硅和頂層硅的SOI襯底，采用離子注入工藝在所述頂層硅中進行N⁺型摻雜，以形成集電區，并在所述集電區周緣形成淺溝槽隔離；

2）在所述頂層硅上制備第一氧化硅層，在所述第一氧化硅層上制備第一多晶硅層，然后在所述第一多晶硅層上進行光刻及刻蝕直至暴露出下方的集電區，以形成基區窗口；

3）利用選擇性外延工藝在所述基區窗口以及刻蝕剩下的所述第一多晶硅層上制備SiGe外延層，以形成基區和外基區；

4）在所述SiGe外延層上制備第二氧化硅層，在所述第二氧化硅層上制備氮化硅層，然后在所述基區窗口區域內的所述氮化硅層上進行光刻及刻蝕直至暴露出下方的基區，以形成發射區窗口；

5）在所述氮化硅層上制備N⁺型摻雜的第二多晶硅層，直至沉積在所述發射區窗口中的第二多晶硅層的厚度大于所述氮化硅層和第二氧化硅層的總厚度；

6）在所述第二多晶硅層表面旋涂光刻膠對其進行光刻及刻蝕工藝，以刻蝕掉除覆蓋在所述發射區窗口上方之外的其它第二多晶硅層；繼續以該光刻膠為掩膜，對所述氮化硅層和第二氧化硅層進行刻蝕直至暴露出所述外基區，形成以所述氮化硅層和第二氧化硅層為側墻隔離的發射區；

7）繼續以步驟6）中所述光刻膠為掩膜，利用離子注入工藝，并控制注入的能量向所述外基區中注入氟化硼進行P⁺型摻雜；

8）去除光刻膠，在所述集電區兩側刻蝕出集電極接觸區；

9）在所述集電區、發射區以及外基區分別制備硅化物接觸面和電極。