[發(fā)明專利]便于時序修復(fù)的時鐘設(shè)計方法

在審

• 申請?zhí)枺?/td>: 201210301036.4
• 申請日: 2012-08-22
• 公開（公告）號: CN103631315A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設(shè)計）人: 張伸;王永流
• 申請（專利權(quán)）人: 上海華虹集成電路有限責(zé)任公司
• 主分類號: G06F1/04
• 分類號: G06F1/04
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 戴廣志

技術(shù)領(lǐng)域

本發(fā)明涉及使用層次化實現(xiàn)流程的大規(guī)模集成電路設(shè)計領(lǐng)域，特別是涉及一種便于時序修復(fù)的時鐘設(shè)計方法。

背景技術(shù)

集成電路產(chǎn)品現(xiàn)在在人們的日常生活中得到了普遍的應(yīng)用，極大的方便了人們的衣食住行。隨著不斷的發(fā)展，越來越多的功能被集成在一塊芯片當(dāng)中，集成電路的規(guī)模隨之越來越大，給電路的物理實現(xiàn)帶來很大的挑戰(zhàn)，包括更多設(shè)計時間，更強(qiáng)大的軟硬件設(shè)備支持等等。在有限的硬件軟件資源下，層次化物理設(shè)計流程在越來越多的項目當(dāng)中被使用。

層次化物理設(shè)計流程不僅可以解決設(shè)計過大，軟硬件無法支持的問題，還可以在一定范圍內(nèi)縮短設(shè)計時間。該流程是將芯片設(shè)計分成很多個物理劃分（partition），所有物理劃分的物理設(shè)計可以同時進(jìn)行，最終在頂層收斂。由于每個物理劃分的物理設(shè)計是同時間獨(dú)立進(jìn)行的，所以頂層的時序收斂變得非常緩慢，特別是時鐘樹的延時的不同導(dǎo)致物理劃分之間的時鐘延時差很大，從而使時序變得很差。物理設(shè)計者不得不在底層和頂層之間多次反復(fù)分析和干預(yù)，來平衡整個設(shè)計的時鐘樹。多次的反復(fù)大大的加長了物理設(shè)計時間，使產(chǎn)品的設(shè)計周期變長了。如何減少底層和頂層之間的反復(fù)是縮短產(chǎn)品設(shè)計周期的主要問題之一。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種便于時序修復(fù)的時鐘設(shè)計方法，能減少物理設(shè)計時間，減少產(chǎn)品設(shè)計周期。

為解決上述技術(shù)問題，本發(fā)明的便于時序修復(fù)的時鐘設(shè)計方法，包括如下步驟：

步驟1，分析整個設(shè)計的時鐘分布，包括：各個物理劃分，及各物理劃分之間的時鐘域規(guī)模、分布和數(shù)據(jù)交互情況；

步驟2，根據(jù)時鐘分布確定每個物理劃分內(nèi)部時鐘調(diào)節(jié)器的個數(shù)以及調(diào)節(jié)范圍；

步驟3，在對應(yīng)的點插入時鐘調(diào)節(jié)器；

步驟4，從頂層分析整個時鐘結(jié)構(gòu)，得到每個時鐘分支的實際延時，根據(jù)需求設(shè)置時鐘調(diào)節(jié)器的調(diào)節(jié)值，從而平衡整個時鐘樹。

時序是芯片能以期望的性能正常工作的基本保證，保證時序的正確是后端實現(xiàn)的重要工作之一。當(dāng)芯片規(guī)模越來越大，層次化實現(xiàn)流程是縮短芯片后端實現(xiàn)周期的必要手段。本發(fā)明為層次化實現(xiàn)流程提供了一種便于時序修復(fù)的時鐘設(shè)計方法，在主要時鐘分支上加入時鐘調(diào)節(jié)器，并由配置寄存器控制延時的值，從而達(dá)到平衡各個物理劃分之間時鐘延時的作用，以利于頂層時序收斂；能減少底層和頂層反復(fù)次數(shù)，從而減少物理設(shè)計時間，達(dá)到減少產(chǎn)品設(shè)計周期的目的。

附圖說明

下面結(jié)合附圖與具體實施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明：

圖1是設(shè)計模塊D的結(jié)構(gòu)圖；

圖2是時鐘調(diào)節(jié)器原理圖；

圖3是加入時鐘調(diào)節(jié)器的示意圖。

具體實施方式

參見圖1所示，設(shè)計模塊D中有一個時鐘域osc_clk，三個物理劃分PA、PB、PC。

假定osc_clk是系統(tǒng)時鐘，由時鐘生成器產(chǎn)生，從頂層進(jìn)入PA和PB，并經(jīng)由PA進(jìn)入PC。PA、PB和PC三個物理劃分具有不一樣的規(guī)模，其中PC規(guī)模最大，PB次之，PA最小。考慮到時鐘樹的延時跟時鐘域的規(guī)模有一定關(guān)系，假定PA、PB、PC內(nèi)部的時鐘樹延時分別為Dca、Dcb、Dcc，那么Dca<Dcb<Dcc。雖然各個物理劃分內(nèi)部的時序不受這些時鐘延時的影響，但是，因為Dca、Dcb、Dcc的不同，導(dǎo)致跨物理劃分的路徑，也就是接口路徑，其起點與終點的寄存器的時鐘存在較大的延時差，從而引起大量的時序問題，導(dǎo)致頂層的時序收斂困難。

在大規(guī)模集成電路設(shè)計中，這種接口路徑很多，直接在數(shù)據(jù)通路上進(jìn)行時序修復(fù)會導(dǎo)致面積激增，而且，當(dāng)時鐘樹上兩個葉節(jié)點的時鐘延時差值超過一定值的時候，即使不考慮面積的問題，僅僅在數(shù)據(jù)通路上努力也無法達(dá)到時序收斂的目的，所以，應(yīng)該從根源上著手，在頂層從全局的角度去重新平衡時鐘樹。一般的做法是：先做每個物理劃分的時鐘樹，使時鐘收斂；再做頂層時鐘樹，分析整個設(shè)計的時序，判斷每個物理劃分之間的時鐘延時差距；然后進(jìn)入底層找到相關(guān)的時鐘樹分支，在保證不破壞物理劃分內(nèi)部時序的前提下，根據(jù)頂層所得到的數(shù)據(jù)，采用增減時鐘緩沖器的方式調(diào)整時鐘樹延時；再回到頂層分析，如此反復(fù)，直到整個設(shè)計的時序收斂。但是這個方法有兩個缺點：

1、物理劃分的時鐘樹分支難以定位，特別是時鐘樹結(jié)構(gòu)越復(fù)雜，這些分支越多，實現(xiàn)后確定這些分支就越難，而且節(jié)點名稱因不同的實現(xiàn)過程有其不同的名字，因此必須花費(fèi)較多的時間和人力。