[發明專利]相變存儲器件和半導體器件的制造方法

有效

• 申請號: 201210300911.7
• 申請日: 2012-08-22
• 公開（公告）號: CN103066204A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 徐惠眞;李錦范
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 石卓瓊;郭放

相關申請的交叉引用

本申請要求2011年10月20日向韓國專利局遞交的韓國專利申請10-2011-0107633的優先權，該申請的全部內容通過引用并入，如同在本文中全文記載。

技術領域

本發明的示例性實施方案涉及半導體制造技術，更特別涉及具有孔的相變存儲器件的制造方法以及半導體器件的制造方法。

背景技術

下一代半導體存儲器件需具有如下特性：例如一般快閃存儲器件的非易失性以及低功耗、靜態隨機存取存儲器（SRAM）的高速操作性和動態隨機存取存儲器（DRAM）的高集成度。對下一代半導體存儲器件已有研究，例如鐵電隨機存取存儲器（FRAM）、磁隨機存取存儲器（MRAM）、相變隨機存取存儲器（PCRAM）和納米浮柵存儲器（NFGM），它們與一般存儲器件相比具有更低功耗和更好的數據保持和讀/寫特性。在下一代半導體存儲器件中，因為PCRAM（以下稱為相變存儲器件）具有簡單結構，并可以低成本制造以高速操作，所以相變存儲器件已經作為下一代半導體存儲器件得到積極的研究/開發。

相變存儲器件的一個重要問題是降低相變的復位電流。為了降低復位電流，加熱電極的面積可以減小。

然而，隨著半導體存儲器件的集成密度增加，光刻技術在形成圖案和孔中達到極限。因此，難以形成用于獲得所需量的復位電流的超細（ultrafine）下電極接觸。

可以在接觸孔的側壁上形成間隔件（spacer）以形成細接觸孔，但是接觸孔的上部側壁可以在包括各向異性刻蝕工藝的這種形成過程中被去除。因此，接觸孔的上部的面積被擴大。

發明內容

根據示例性實施方案的一方面，提供一種制造相變存儲器件的方法。該方法包括在半導體襯底上形成開關器件層、歐姆接觸層和硬掩模層；圖案化所述硬掩模層以形成硬掩模圖案；利用所述硬掩模圖案來刻蝕所述歐姆接觸層和所述開關器件層以形成包括歐姆接觸圖案、開關器件圖案和所述硬掩模圖案的圖案結構；選擇性地氧化所述圖案結構的表面；形成絕緣層以掩埋所述圖案結構；以及將除其氧化表面以外的所述硬掩模圖案選擇性地去除以形成接觸孔。

根據示例性實施方案的另一方面，提供一種制造相變存儲器件的方法。該方法包括在半導體襯底上形成圖案結構，其中所述圖案結構包括金屬圖案、開關器件圖案、歐姆接觸圖案和硬掩模圖案；將所述硬掩模圖案選擇性地氧化設定厚度；在所述圖案結構的側壁上形成間隔件；形成并平坦化絕緣層以掩埋所述圖案結構；將除其氧化部分外的所述硬掩模圖案選擇性地去除以形成接觸孔；在所述接觸孔內形成加熱電極；和形成相變材料層以電連接至所述加熱電極。

根據示例性實施方案的另一方面，提供一種制造半導體存儲器件的方法。該方法包括在半導體襯底上形成基礎層。可在所述基礎層上形成具有由曝光極限確定的線寬的氮化硅層圖案。每一氮化硅層圖案的表面可被氧化以形成在每一氧化的氮化硅層圖案上具有設定厚度的氮氧化硅（silocon?oxynitride）層。隨后，可在所述氧化的氮化硅層圖案之間填充絕緣層，然后將其平坦化以暴露出所述氧化的氮化硅層圖案的上表面，并且可去除所述氧化的氮化硅層圖案以形成接觸孔。

這些和其它的特征、方面和實施方案在以下題為“具體實施方式”的部分進行描述。

附圖說明

本公開內容主題的上述及其它方面、特征和其它優點將結合附圖從以下詳細說明中得到更清楚的理解，在附圖中：

圖1-4是示出根據本發明的一個示例性實施方案的半導體器件的制造方法的工藝截面圖;

圖5-10是示出根據本發明的另一示例性實施方案的相變存儲器件的制造方法的工藝截面圖;

圖11和12是示出根據本發明的再一示例性實施方案的相變存儲器件的制造方法的截面圖。

具體實施方式

下文中，將參照附圖更詳細說明示例性實施方案。

在此參照示例性實施方案（和中間結構）的截面圖描述示例性實施方案。然而，附圖中所示的比例和形狀只是示例性的，并且可以根據各種制造技術和/或設計考慮而變化。在附圖的部分中，示例性實施方案的層和區域的長度和尺寸可能已放大以清楚顯示。在整個附圖中，相同的附圖標記表示相同的元件。在整個公開內容中，當一個層被稱為在另一層或襯底“上”時，它可以直接在所述另一層或襯底上，或也可以存在中間層。

圖1-4是示出根據本發明的一個示例性實施方案的半導體器件的制造方法的工藝截面圖。