[發明專利]抑制NMOS器件的雙峰效應的方法有效
| 申請號: | 201210300836.4 | 申請日: | 2012-08-22 |
| 公開(公告)號: | CN103632970A | 公開(公告)日: | 2014-03-12 |
| 發明(設計)人: | 陳瑜;郭振強;羅嘯;胡君;陳華倫 | 申請(專利權)人: | 上海華虹宏力半導體制造有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/265;H01L29/78;H01L29/06 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 丁紀鐵 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 抑制 nmos 器件 雙峰 效應 方法 | ||
1.一種抑制NMOS器件的雙峰效應的方法,其特征在于,包括如下步驟:
步驟一、利用光刻刻蝕工藝在硅襯底上形成淺溝槽,由所述淺溝槽定義出有源區;在所述淺溝槽中填充氧化硅形成淺溝槽場氧,由所述淺溝槽場氧對所述有源區進行隔離;
步驟二、在所述硅襯底的有源區表面生長一層犧牲氧化層;
步驟三、在所述硅襯底的正面進行P阱注入,在所述有源區中形成P阱,該P阱位于整個所述有源區中并延伸到所述有源區底部的所述硅襯底中;所述有源區的頂部邊緣位置處的所述P阱的P型雜質濃度小于所述有源區中間區域的所述P阱的P型雜質濃度;
步驟四、在所述P阱形成之后,在所述硅襯底的正面進行N型離子注入,該N型離子注入在所述有源區的表面形成一N型雜質層,該N型雜質層位于所述有源區的頂部邊緣位置處以及該頂部邊緣位置之間的有源區中,所述N型雜質層和相同位置處的所述P阱的P型雜質進行中和,并使后續形成的NMOS器件的位于所述有源區的邊緣位置處的閾值電壓大于等于所述有源區中間區域的閾值電壓。
2.如權利要求1所述的方法,其特征在于:步驟三中的所述P阱注入分成兩步,第一步的工藝條件為:注入雜質為硼,注入能量為120Kev~160Kev,注入劑量為1E13cm-2,第二步的工藝條件為:注入雜質為硼,注入能量為15Kev~25Kev,注入劑量為2E12cm-2~8E12cm-2。
3.如權利要求1所述的方法,其特征在于:步驟四中的所述N型離子注入的工藝條件為:注入雜質為砷,注入能量為30Kev~50Kev,注入劑量為1E11cm-2~2E12cm-2。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司,未經上海華虹宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210300836.4/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





