[發(fā)明專利]用于提高現(xiàn)場可編程門陣列的性能的裝置和關(guān)聯(lián)方法在審
| 申請?zhí)枺?/td> | 201210299454.4 | 申請日： | 2012-08-20 |
| 公開（公告）號： | CN102955758A | 公開（公告）日： | 2013-03-06 |
| 發(fā)明（設(shè)計）人： | I·拉希姆;J·T·瓦特;R·G·克利夫;A·L·李;P-C·劉 | 申請（專利權(quán)）人： | 阿爾特拉公司 |
| 主分類號： | G06F15/76 | 分類號： | G06F15/76 |
| 代理公司： | 北京市金杜律師事務(wù)所 11256 | 代理人： | 酆迅;黃耀鈞 |
| 地址： | 美國加利*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 提高 現(xiàn)場 可編程 門陣列 性能 裝置 關(guān)聯(lián) 方法 | ||
1.一種現(xiàn)場可編程門陣列(FPGA)，包括：
一組監(jiān)視電路，適于提供所述FPGA中的至少一個電路的工藝、電壓和溫度的指示；
控制器，適于根據(jù)所述至少一個電路的所述工藝、電壓和溫度指示來推導(dǎo)用于所述至少一個電路的體偏置值范圍；以及
體偏置生成器，適于向所述至少一個電路中的至少一個晶體管提供體偏置信號，所述體偏置信號具有在所述體偏置值范圍內(nèi)的值。
2.根據(jù)權(quán)利要求1所述的FPGA，其中所述至少一個電路包括可編程邏輯。
3.根據(jù)權(quán)利要求1所述的FPGA，其中所述至少一個電路包括可編程互連。
4.根據(jù)權(quán)利要求1所述的FPGA，其中所述體偏置信號使得向所述至少一個晶體管施加正向體偏置。
5.根據(jù)權(quán)利要求1所述的FPGA，其中所述體偏置信號使得向所述至少一個晶體管施加反向體偏置。
6.根據(jù)權(quán)利要求1所述的FPGA，所述控制器適于使用查找表來推導(dǎo)所述體偏置值范圍。
7.根據(jù)權(quán)利要求1所述的FPGA，其中所述工藝指示包括與用來制作所述FPGA的制作工藝有關(guān)的一個或者多個參數(shù)。
8.根據(jù)權(quán)利要求1所述的FPGA，其中所述溫度指示包括所述至少一個電路的至少一個溫度。
9.根據(jù)權(quán)利要求1所述的FPGA，其中所述電壓指示包括所述至少一個電路的電源電壓。
10.根據(jù)權(quán)利要求9所述的FPGA，其中所述電源電壓包括所述電源電壓的DC分量。
11.根據(jù)權(quán)利要求9所述的FPGA，其中所述電源電壓包括所述電源電壓的DC和AC分量。
12.一種操作現(xiàn)場可編程門陣列(FPGA)的方法，所述方法包括：
接收監(jiān)視信號，所述監(jiān)視信號提供關(guān)于與所述FPGA中的至少一個電路有關(guān)的工藝、電壓和溫度的信息；
至少部分基于關(guān)于工藝、電壓和溫度的所述信息確定體偏置值范圍；
生成體偏置信號，所述體偏置信號具有在所述體偏置值范圍內(nèi)的值；并且
向所述至少一個電路中的至少一個晶體管施加所述體偏置信號。
13.根據(jù)權(quán)利要求12所述的方法，其中所述監(jiān)視信號提供關(guān)于用來制作所述FPGA的半導(dǎo)體制作工藝的信息。
14.根據(jù)權(quán)利要求12所述的方法，其中所述監(jiān)視信號提供關(guān)于所述至少一個電路的至少一個溫度的信息。
15.根據(jù)權(quán)利要求12所述的方法，其中所述監(jiān)視信號提供關(guān)于所述至少一個電路的至少一個電源電壓的信息。
16.根據(jù)權(quán)利要求15所述的方法，其中關(guān)于至少一個電源電壓的信息包括：(a)所述至少一個電源電壓的DC分量；(b)所述至少一個電源電壓的AC分量；或者(c)所述至少一個電源電壓的DC和AC分量。
17.一種現(xiàn)場可編程門陣列(FGPA)，包括：
第一監(jiān)視電路和第二監(jiān)視電路，適于分別提供用于所述FPGA中的第一電路和第二電路的工藝、電壓和溫度指示；
控制器，適于根據(jù)所述第一電路和第二電路的所述工藝、電壓和溫度指示并且根據(jù)用于所述第一電路和第二電路的配置信息推導(dǎo)分別用于所述第一電路和第二電路的第一體偏置值范圍和第二體偏置值范圍；以及
體偏置生成器，適于分別向所述第一電路和第二電路中的至少一個晶體管提供第一體偏置信號和第二體偏置信號，所述體偏置信號具有在所述第一電路和第二電路的所述相應(yīng)體偏置值范圍內(nèi)的值。
18.根據(jù)權(quán)利要求17所述的FPGA，其中所述第一偏置信號和第二體偏置信號的所述值還基于關(guān)于所述第一電路和第二電路的配置信息。
19.根據(jù)權(quán)利要求17所述的FPGA，其中用于所述第一電路和第二電路中的至少一個電路的所述配置信息包括關(guān)于所述第一電路和第二電路中的所述至少一個電路的操作速度的信息。
20.根據(jù)權(quán)利要求17所述的FPGA，其中所述用于所述第一電路和第二電路中的至少一個電路的所述配置信息包括關(guān)于所述第一電路和第二電路中的所述至少一個電路的功率消耗的信息。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于阿爾特拉公司，未經(jīng)阿爾特拉公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210299454.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇：角度可調(diào)的兒童安全座椅
- 下一篇：智能載波開斷方法及裝置
- 同類專利
- 專利分類
G06F 電數(shù)字?jǐn)?shù)據(jù)處理
G06F15-00 通用數(shù)字計算機(jī)
G06F15-02 .通過鍵盤輸入的手動操作，以及應(yīng)用機(jī)內(nèi)程序的計算，例如，袖珍計算器
G06F15-04 .在引入被處理的數(shù)據(jù)的同時，進(jìn)行編制程序的，例如，在同一記錄載體上
G06F15-08 .應(yīng)用插接板編制程序的
G06F15-16 .兩個或多個數(shù)字計算機(jī)的組合，其中每臺至少具有一個運算器、一個程序器及一個寄存器，例如，用于數(shù)個程序的同時處理
G06F15-18 .其中，根據(jù)計算機(jī)本身在一個完整的運行期間內(nèi)所取得的經(jīng)驗來改變程序的；學(xué)習(xí)機(jī)器
