[發明專利]半導體器件制造方法有效
| 申請號: | 201210296045.9 | 申請日: | 2012-08-17 |
| 公開(公告)號: | CN103594373A | 公開(公告)日: | 2014-02-19 |
| 發明(設計)人: | 秦長亮;殷華湘 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 北京藍智輝煌知識產權代理事務所(普通合伙) 11345 | 代理人: | 陳紅 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 制造 方法 | ||
技術領域
本發明涉及半導體器件制造方法領域,特別地,涉及一種利用犧牲層和阻擋層改善側墻轉移技術的晶體管制造方法。
背景技術
半導體集成電路技術在進入到90nm特征尺寸的技術節點后,維持或提高晶體管性能越來越具有挑戰性。為了延續摩爾定律,要求器件的特征尺寸不斷的減小,但是常規193nm光刻已經基本達到極限,EUV、電子束等其他技術距離商業應用還有較長的時間。
側墻轉移技術(Spacer?patterning?technology,SPT)作為一種成本低易應用的光刻技術,被認為在下一代特征尺寸將能夠得到采用。并且,為了同時產生更多的線條,QSPT(quad?spacer?patterning?technology)技術也被提出。具體參見附圖1-7,首先在材料層10和11之上形成第一虛設柵極12,參見附圖1,第一虛設柵極的結構和材料可以與柵極相同,但并不實現柵極的功能,第一虛設柵極12的寬度例如是光刻的特征尺寸;接著,全面沉積一側墻材料層,并進行回刻蝕,這樣,在第一虛設柵極12兩側就形成了第一側墻13,參見附圖2,其中,由于工藝原因,第一側墻13的外側面是具有弧形線條,而通過刻蝕控制可使得第一側墻13的底部寬度小于特征尺寸。然后,去除第一虛設柵極12,參見附圖3,這樣,剩余第一側墻13位于襯底上,而第一側墻13可以作為掩模,對其下面的材料層進行刻蝕,這就是側墻轉移技術。在此之后,以第一側墻13為第二虛設柵極,可以進行第二次側墻轉移技術。在第一側墻13的兩側形成第二側墻14,參見附圖4,形成工藝與形成第一側墻13的工藝相同。同樣可以通過刻蝕工藝來控制第二側墻14的寬度,第二側墻14的外側面也是具有弧形線條。然后去除作為第二虛設柵極的第一側墻13,參見附圖5,這樣,剩余第二側墻14位于襯底上,而第二側墻14可以作為掩模,對其下面的材料層進行刻蝕,這種在一次側墻轉移技術之后,以之前形成的第一側墻來作為第二虛設柵極而進行的另一次側墻轉移技術,被稱為QSPT(quad?spacer?patterning?technology)。利用此技術,可以同時形成多條亞特征尺寸的線條。
但是,側墻轉移技術以及QSPT技術也存在比較明顯的缺點:側墻形貌左右兩側不對稱,導致后續刻蝕所形成的形狀左右不相同。同時,由于側墻的形貌并不是左右對稱的,在QSPT的第二次SPT過程中,將會以上一次SPT過程中的第一側墻形成的結構為虛設柵極,然后再在第一側墻的兩側形成第二側墻。由于第一側墻本身就已經形狀不規則,再進行QSPT后,第二側墻的形貌將更加差,參見附圖5,其中第二側墻14的兩個側面形貌很不理想。這將嚴重影響后續對目標刻蝕的形貌。
考慮到側墻具有弧形的一側面,而側墻底部形狀較為類似矩形,如果只采用這一部分作為掩膜進側墻轉移技術,則有望獲得較好的刻蝕形狀。因此,需要提供一種新的晶體管制造方法,以解決上述問題,從而更好地確保側墻轉移技術的效果。
發明內容
本發明提供一種利用CMP和類似于后柵工藝的技術改善側墻轉移技術的晶體管制造方法,其避免了現有側墻轉移技術以及QSPT中的缺陷。
根據本發明的一個方面,本發明提供一種半導體器件制造方法,用于改善側墻轉移技術中的側墻掩模,其特征在于,包括如下步驟:
提供半導體襯底,在該半導體襯底上依次形成第一阻擋層和第一犧牲層,并進行圖案化;
全面性沉積第一側墻材料層;
各向異性地回刻蝕所述第一側墻材料層,僅保留位于所述第一阻擋層和所述第一犧牲層的側面上的所述第一側墻材料層,從而形成第一側墻;
全面性沉積第一中間介質層,所述第一中間介質層完全覆蓋所述第一阻擋層、所述第一犧牲層和所述第一側墻;
全面性沉積第二中間介質層,所述第二中間介質層完全覆蓋所述第二側墻;
進行第一CMP工藝,以所述第一阻擋層的上表面為第一CMP工藝的終止點,去除所述第一阻擋層的上表面之上的所述第一中間介質層、所述第一犧牲層和所述第一側墻,剩余的所述第一側墻形成第一側墻掩模;
去除所述第一阻擋層和剩余的所述第一中間介質層,在所述半導體襯底上僅留存所述第一側墻掩模;
在所述第一側墻掩模的側面形成第二側墻;
進行第二CMP工藝,保留的具有期望高度的所述第二側墻下部分作為第二側墻掩膜。
在本發明中,所述第一阻擋層的材料為SiO2。
在本發明中,所述第一犧牲層的材料為多晶硅或非晶硅或光刻膠。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210296045.9/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





