[發(fā)明專利]半導體器件制造方法

在審

• 申請?zhí)枺?/td>: 201210295965.9
• 申請日: 2012-08-17
• 公開（公告）號: CN103594372A
• 公開（公告）日: 2014-02-19
• 發(fā)明（設計）人: 秦長亮;殷華湘
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

1.一種半導體器件制造方法，用于制造具有梯形源漏區(qū)域的晶體管，其特征在于包括如下步驟：

提供半導體襯底，在該半導體襯底上形成STI結構，并進行阱區(qū)注入；

形成柵極絕緣層、柵極，定義柵極圖形；

全面性地沉積第一間隙壁材料層，其覆蓋在所述柵極的頂部、所述柵極和所述柵極絕緣層的側壁、所述半導體襯底上；

全面性地沉積第二間隙壁材料層，其覆蓋在第一間隙壁材料層上；

自對準地刻蝕所述第二間隙壁材料層，僅保留位于所述柵極和所述柵極絕緣層側面的部分第二間隙壁材料層，從而形成第二間隙壁；

去除暴露出的所述第一間隙壁材料層，包括去除位于所述第二間隙壁正下方的第一間隙壁材料層的部分或全部，形成第一間隙壁，從而使得所述第二間隙壁正下方的所述半導體襯底的表面部分或全部暴露出；

所述第一間隙壁具有第一厚度，所述第二間隙壁具有第二厚度，第二厚度大于第一厚度；

通過各向異性濕法腐蝕，腐蝕暴露出的所述半導體襯底，從而形成梯形形狀的源漏區(qū)域凹槽；

在所述源漏區(qū)域凹槽中外延形成梯形源漏區(qū)域，其向晶體管溝道區(qū)域提供應力。

2.根據權利要求1所述的方法，其特征在于，所述第一間隙壁的材料為SiO₂，第一厚度為5-20nm，優(yōu)選為10nm；所述第二間隙壁的材料為Si₃N₄，第二厚度為10-100nm，優(yōu)選為30nm。

3.根據權利要求1所述的方法，其特征在于，去除暴露出的所述第一間隙壁材料層的步驟中，采用DHF濕法腐蝕，或者，先干法自對準刻蝕去掉暴露出來的所述第一間隙壁材料層，再進行濕法鉆蝕。

4.根據權利要求1所述的方法，其特征在于，腐蝕暴露出的所述半導體襯底，從而形成梯形形狀的源漏區(qū)域凹槽的步驟中，濕法腐蝕的腐蝕劑為TMAH。

5.根據權利要求1所述的方法，其特征在于，在形成柵極絕緣層、柵極的步驟中，所述柵極的材料為多晶硅，所述柵極絕緣層的材料為SiO₂，并且，采用后柵工藝，即，在形成所述金屬硅化物之后，去除多晶硅材料的所述柵極，形成柵極空洞，在該柵極空洞中填充金屬，從而形成金屬柵極。

6.根據權利要求1所述的方法，其特征在于，在形成柵極絕緣層、柵極的步驟中，所述柵極的材料為金屬或多晶硅。

7.根據權利要求5或6所述的方法，其特征在于，所述半導體器件制造方法適用于高k/金屬柵先柵或后柵集成工藝。