[發(fā)明專利]一種多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210294947.9
• 申請(qǐng)日: 2012-08-20
• 公開（公告）號(hào): CN103235205A
• 公開（公告）日: 2013-08-07
• 發(fā)明（設(shè)計(jì)）人: 胡劍凌;曹洪龍;徐昕
• 申請(qǐng)（專利權(quán)）人: 蘇州大學(xué)
• 主分類號(hào): G01R31/00
• 分類號(hào): G01R31/00
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 曹毅

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)據(jù)采集領(lǐng)域，具體涉及一種多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)。

?

背景技術(shù)

在現(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究過(guò)程中，常常需要檢測(cè)在生產(chǎn)和研究過(guò)程中開關(guān)量信號(hào)變化，然后根據(jù)各個(gè)開關(guān)量信號(hào)變化關(guān)系（常常是時(shí)間關(guān)系），判定生產(chǎn)過(guò)程或科學(xué)研究過(guò)程中影響因素、異常因素等信息。目前市面的一些數(shù)據(jù)采集卡可以實(shí)現(xiàn)基本的開關(guān)量信號(hào)測(cè)量需求，但在開關(guān)量信號(hào)跳變計(jì)時(shí)方面沒(méi)有專門的應(yīng)用。特別是在現(xiàn)代工業(yè)生產(chǎn)中或科學(xué)研究過(guò)程中，需要同時(shí)記錄多路（多達(dá)幾十路甚至上百路）的開關(guān)量信號(hào)，并要求開關(guān)量信號(hào)與后端處理電路完全隔離時(shí)，目前未見有解決方案。

?

發(fā)明內(nèi)容

為了解決多路開關(guān)量信號(hào)跳變檢測(cè)與計(jì)時(shí)問(wèn)題，本發(fā)明旨在提供一種多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明所采用的技術(shù)方案是：

本發(fā)明的多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)，包括通過(guò)PCI接口或PC104Plus接口與計(jì)算機(jī)連接的至少一塊多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)板卡，所述至少一塊多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)板卡包括順序連接的信號(hào)調(diào)理電路、信號(hào)隔離電路、信號(hào)采集模塊、信號(hào)檢測(cè)模塊和PCI協(xié)議實(shí)現(xiàn)電路。?

優(yōu)選的，所述信號(hào)調(diào)理電路與信號(hào)輸入端口連接。

進(jìn)一步的，所述信號(hào)調(diào)理電路采用RC低通濾波電路和穩(wěn)壓電路組成，具有過(guò)流保護(hù)、浪涌保護(hù)、對(duì)輸入信號(hào)濾波去毛刺干擾、調(diào)整信號(hào)幅度滿足后端電路處理等功能。

優(yōu)選的，所述信號(hào)隔離電路包括光耦隔離器件，用于完全隔離輸入信號(hào)和后端信號(hào)采集電路，其響應(yīng)速度快，可以確保輸入信號(hào)的保真度。

進(jìn)一步的，在信號(hào)的采集速度在40kHz的情況下，選擇帶寬在1MHz以上的光耦器件，對(duì)信號(hào)的延時(shí)在10us以下。

優(yōu)選的，所述信號(hào)采集模塊中包含的采集電路可采用專用芯片實(shí)現(xiàn)，也可選擇用FPGA的IP核等方式實(shí)現(xiàn)，且在采集后先對(duì)光耦輸出的信號(hào)進(jìn)行緩沖。

進(jìn)一步的，在選擇處理器實(shí)現(xiàn)方式中，可以選擇DSP作為主處理器，也可

以選擇FPGA作為主處理芯片，且在FPGA內(nèi)實(shí)現(xiàn)與PCI協(xié)議實(shí)現(xiàn)電路的無(wú)縫接口，實(shí)現(xiàn)中信號(hào)的采集利用FPGA的通用I/O口以并行方式進(jìn)行，并將采集到的信號(hào)緩存入FPGA內(nèi)部所設(shè)計(jì)的FIFO模塊。

優(yōu)選的，所述PCI協(xié)議實(shí)現(xiàn)電路可以采用專用芯片實(shí)現(xiàn)，也可以利用FPGA的IP核實(shí)現(xiàn)，?PC104Plus接口也選擇PCI協(xié)議進(jìn)行通信。

相對(duì)于現(xiàn)有技術(shù)，本發(fā)明的多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)，具有以下有益的技術(shù)效果：

1．本發(fā)明提出一種多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)板卡，該板卡可采用PCI接口與現(xiàn)有的計(jì)算機(jī)構(gòu)成多達(dá)上百路的開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)，也可采用PC104Plus接口與單板計(jì)算機(jī)共同構(gòu)成便攜式多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)，該系統(tǒng)最多可以同時(shí)4塊板卡同時(shí)工作，合計(jì)可以同時(shí)采集上百路開關(guān)量信號(hào)。

2.實(shí)現(xiàn)多路開關(guān)信號(hào)的并行采集與跳變檢測(cè)功能，并且對(duì)檢測(cè)到的跳變信息進(jìn)行精確計(jì)時(shí)，可用于工業(yè)生產(chǎn)或科學(xué)研究中影響因素與異常因素分析。

3.該板卡支持PCI接口和PC104Plus接口兩種模式，其中采用PC104Plus接口模式可以和單板機(jī)配合構(gòu)成便攜式的多路開關(guān)信號(hào)跳變檢測(cè)與計(jì)時(shí)系統(tǒng)。

4.具有多塊板卡協(xié)同工作能力，用于超過(guò)單板32路開關(guān)信號(hào)檢測(cè)的領(lǐng)域。其中采用PC104Plus接口便攜模式下，最多可擴(kuò)展到4塊共128路開關(guān)信號(hào)的實(shí)時(shí)檢測(cè)。而采用PCI接口的板卡一般來(lái)說(shuō)僅受PCI機(jī)主板可用的PCI插槽限制。

5.該計(jì)時(shí)系統(tǒng)的計(jì)時(shí)精度可達(dá)0.025ms。

附圖說(shuō)明

圖1為本發(fā)明的一種多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)的系統(tǒng)設(shè)計(jì)方案示意圖。

圖2為本發(fā)明的一種多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)的單板硬件原理框圖。

?

具體實(shí)施方式

以下結(jié)合附圖詳細(xì)描述本發(fā)明的多路開關(guān)量信號(hào)跳變檢測(cè)與精確計(jì)時(shí)系統(tǒng)的體系結(jié)構(gòu)，但不構(gòu)成對(duì)本發(fā)明的限制。