[發明專利]雙大馬士革淺冗余金屬制備工藝無效
| 申請號: | 201210293164.9 | 申請日: | 2012-08-16 |
| 公開(公告)號: | CN102779782A | 公開(公告)日: | 2012-11-14 |
| 發明(設計)人: | 李磊;梁學文;胡友存;陳玉文;姬峰 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 陸花 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 大馬士革 冗余 金屬 制備 工藝 | ||
技術領域
本發明涉及半導體工藝技術領域,尤其涉及一種雙大馬士革淺冗余金屬制備工藝。
背景技術
隨著半導體集成電路特征尺寸的持續減小,后段互連電阻電容(Resistor?Capacitor,簡稱RC)延遲呈現顯著增加的趨勢,為了減少后段互連RC延遲,引入低介電常數(Low-k)材料,并且銅互連取代鋁互連成為主流工藝。由于銅互連線的制作方法不能像鋁互連線那樣通過刻蝕金屬層而形成,因此銅大馬士革鑲嵌工藝成為銅互連線制作的標準方法。
銅大馬士革工藝制程為:在平面基體上淀積一介電層;通過光刻和刻蝕工藝在介電層中形成鑲嵌的通孔和溝槽;淀積金屬阻擋層和銅籽晶層;電鍍金屬銅填滿介電層中通孔和溝槽;化學機械研磨(CMP)平坦化去除介電層上多余金屬,形成平面銅互連。
為了改善CMP工藝均勻性,減少CMP工藝引起的金屬銅碟形(Dishing)和介電材料侵蝕(Erosion)缺陷,冗余金屬填充技術應運而生;所謂冗余金屬填充,是指在版圖的空白區域填充冗余(Dummy)金屬來改善金屬層圖形密度均勻性。通常冗余金屬在金屬層掩模版制作過程中填充在金屬層掩模版上,并與金屬層互連線一同制作。因此,雙大馬士革工藝最終形成的冗余金屬厚度與金屬互連線厚度一致。
然而,冗余金屬的引入會引起互連線寄生電容的增加,惡化后段互連電阻電容(Resistor?Capacitor,簡稱RC)延遲,特別是隨著特征尺寸的減小其影響更加明顯。降低冗余金屬對互連線寄生電容的影響成為不得不考慮的問題。
為了解決上述問題,目前提出的一種方式是降低冗余金屬的厚度。然而,通常淺冗余金屬的制作,需要增加一塊獨立冗余金屬掩模版來進行光刻刻蝕,以形成淺冗余金屬溝槽;這會增加工藝步驟,提高生產成本。
此外,隨著低K材料的引入,特別是在45nm及以下制程多孔低介電常數材料(Porous?Low-k)的引入,為了降低刻蝕工藝對Porous?Low-k材料的損傷,硬掩模部分溝槽優先雙大馬士革工藝成為主流工藝。而上述目前采用的通過增加一塊獨立冗余金屬掩模版來制作淺冗余金屬的方法并不能與金屬硬掩模部分溝槽優先雙大馬士革工藝兼容。
因此,有必要提出一種簡單的并能夠完全兼容金屬硬掩模部分溝槽優先雙大馬士革工藝的淺冗余金屬制造方法,以降低冗余金屬引起的互連線寄生電容。
發明內容
本發明的目的在于提供一種雙大馬士革淺冗余金屬制備工藝,以降低冗余金屬引起的互連線寄生電容,并能夠完全兼容金屬硬掩模部分溝槽優先雙大馬士革工藝的淺冗余金屬制造方法。
為解決上述問題,本發明提出一種雙大馬士革淺冗余金屬制備工藝,包括如下步驟:
提供一半導體基體,其中,所述半導體基體上已形成有第N層金屬層;
在所述第N層金屬層上依次淀積刻蝕阻擋層、介電層、介電保護層和硬掩模層,其中,所述硬掩模層從下至上依次包括第一金屬硬掩模層、介電硬掩模層及第二金屬硬掩模層;
在所述硬掩模層上旋涂光刻膠,并通過金屬層光掩模版對所述光刻膠進行光刻,在所述光刻膠中形成金屬互連線溝槽圖形;
以所述圖形化的光刻膠為掩模,對所述硬掩模層進行刻蝕,在所述硬掩模層中形成金屬互連線溝槽圖形,并去除剩余的光刻膠;
旋涂光刻膠,并通過通孔光掩模版對所述光刻膠進行光刻,其中所述通孔光掩模版上設置有冗余金屬圖形,在所述光刻膠中形成通孔圖形和冗余金屬圖形;
以所述圖形化的光刻膠為掩模,對所述介電保護層進行刻蝕,并對所述介電層進行部分刻蝕,在所述介電層中形成部分通孔圖形;同時對所述第二金屬硬掩模層進行刻蝕,在所述第二金屬硬掩模層中形成冗余金屬圖形;并去除剩余的光刻膠;
以圖形化的硬掩模層為掩模進行刻蝕,在所述介電層中形成金屬互連線溝槽和冗余金屬溝槽,并打開所述部分通孔圖形底部的刻蝕阻擋層,形成雙大馬士革結構;
對所述雙大馬士革結構進行金屬化,形成具有金屬互連線、互連通孔和冗余金屬的第N+1層金屬層。
可選的,所述N層金屬層為第一層金屬層,所述第N+1層金屬層為第二層金屬層。
可選的,所述淀積刻蝕阻擋層、介電層及介電保護層的工藝為化學氣相淀積法。
可選的,所述刻蝕阻擋層的材料為SiCN、SiN、SiC、SiCO中的一種或多種。
可選的,所述介電層的材料為低K介電材料。
可選的,所述低K介電材料為SiOCH。
可選的,所述介電保護層的材料為SiO2、SiON、SIN中的任一種。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210293164.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:透明導電膜、制品及方法
- 下一篇:軟管防護結構及包含其的旋挖鉆機、樁工機械
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





