[發明專利]外輻射源雷達寬帶信道化接收系統及FPGA實現方法

有效

• 申請號: 201210289073.8
• 申請日: 2012-08-14
• 公開（公告）號: CN102798840A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 王俊;何春娟
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G01S7/285
• 分類號: G01S7/285;G01S7/298;G01S7/40
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 程曉霞;王品華

1.一種外輻射源雷達寬帶信道化接收的FPGA實現方法，其特征在于：外輻射源雷達寬帶信道化接收的FPGA實現步驟包括：

步驟1：接收雷達天線回波，所接收的雷達天線回波為調頻廣播信號，帶寬為20MHz；

步驟2：采用功分濾波模塊對接收到雷達天線回波頻段按照帶寬進行平均W等分，將接收到的20MHz帶寬的模擬信號平均分成W路模擬帶限信號并輸出，其中每一路模擬帶限信號的帶寬為W為等分數；

步驟3：模數轉換變換，將每一路模擬信號變換為數字信號；

步驟4：FPGA頻點分選，利用FPGA頻點分選模塊分選并輸出8個頻點的信號，每2個頻點信號的輸出對應一路信號處理結果，2個頻點信號的分選稱為一組頻率信號的分選，每一組頻點信號分選過程相同，其中FPGA頻點分選過程中一組頻率信號分選過程包括：

4.1準備多相濾波器系數：首先采用MATLAB產生第一級多相結構的分支濾波器的系數，即多相結構降速模塊的分支濾波器的系數，降速模塊分支濾波器系數長度均為L1，將其寫入FPGA的ROM1中；接著，采用MATLAB產生第二級多相結構的分支濾波器的系數，即多相結構信道化模塊的分支濾波器的系數，信道化模塊分支濾波器系數長度均為L2，將其寫入FPGA的ROM2中；

4.2數字下變頻變換：對經AD數字化后的中頻信號進行數字下變頻變換，采用FPGA集成的IP核生成NCO正交數控振蕩器，使用NCO輸出本振信號，通過本振信號和數字化后的中頻信號相乘，得到固定基帶I，Q兩通道信號，I通道的信號為同相分量，Q通道的信號為正交分量；

4.3多相結構降速處理：降速處理以時鐘clk工作，時鐘頻率為f_clk，對下變頻后的基帶信號，按照多相結構，采用相數為D進行延時和抽取，D為正整數，并按照ROM1中對應的各個分支濾波器系數進行濾波，對多相濾波結構所有分支濾波器的輸出按時鐘對齊求和，并輸出給下一級進行多相結構信道化處理，輸出的基帶信號I、Q的數據速率降低了D倍；

4.4多相結構信道化處理：信道化處理以時鐘clk2工作，時鐘頻率為f_clk2，對經過多相結構降速處理后的基帶信號I、Q兩個通道，繼續采用多相結構，使用相數為M對I、Q兩個通道的信號分別進行延時和抽取后，M是正整數，并按ROM2中對應的分支濾波器系數進行濾波，各形成M個分支的信道化輸出，每個分支的信道化輸出的數據輸出頻率為即M個分支各自在M個clk2時鐘周期內，按時鐘頻率對齊，輸出一個數據，并傳入各自的FIFO分別進行數據的并串轉換處理；

4.5先入先出數據并轉串處理(FIFO)：FIFO的寫入和讀出均以時鐘clk2工作，將I、Q兩個通道各自信道化后的M個分支，分別按照分支順序：0到M-1，以時鐘clk2寫入各自的FIFO先入先出緩存中，并分別按照時鐘clk2依次串行讀出；

4.6快速傅里葉變換(FFT)：FFT以時鐘clk2工作，FIFO的兩通道的串行化輸出值，I通道作為FFT的實部輸入數據流，Q通道作為FFT的虛部輸入數據流；兩個輸入數據流按照時鐘clk2，在M個時鐘周期內，分別輸入M個值，做完M點的復數傅里葉變換后，同時輸出實部和虛部兩通道變換的結果數據流；

4.7信號分選：對快速傅里葉變換后的實部和虛部兩通道輸出數據流，每M個時鐘內，兩個通道數據流均有M個值，分選過程包括：

4.7.1對每M個時鐘內的M個值標號為0到M-1；

4.7.2按照多相濾波原理的信道對應關系，選定M個分支中的2個頻率點信號對應的2個分支號FZ1和FZ2，其中0≤FZ1≤M-1，0≤FZ2≤M-1；

4.7.3每M個時鐘內對I、Q兩通道都選擇第FZ1個值，I通道選出f₁頻點信號的同相分量數據流，Q通道選出f₁頻點信號的正交分量數據流，即選出f₁頻點信號；

4.7.4同時，每M個時鐘內I、Q兩通道都選擇第FZ2個值，I通道選出f₂頻點信號的同相分量數據流，Q通道選出f₂頻點信號的正交分量數據流，即選出f₂頻點信號，完成了兩個頻率點信號的分選；

步驟5：對功分濾波模塊輸出的W路模擬信號，每一路都操作步驟4分選出2個頻點信號，W路模擬信號共分選出8個頻點的信號。