[發(fā)明專利]半導(dǎo)體裝置、電氣光學(xué)裝置、電力轉(zhuǎn)換裝置及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201210288637.6
• 申請(qǐng)日: 2012-08-14
• 公開（公告）號(hào): CN102956682A
• 公開（公告）日: 2013-03-06
• 發(fā)明（設(shè)計(jì)）人: 島田浩行
• 申請(qǐng)（專利權(quán)）人: 精工愛普生株式會(huì)社
• 主分類號(hào): H01L29/06
• 分類號(hào): H01L29/06;H01L29/78
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 雒運(yùn)樸

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體裝置、電氣光學(xué)裝置、電力轉(zhuǎn)換裝置及電子設(shè)備等。

背景技術(shù)

單晶硅由于大口徑、高品質(zhì)且廉價(jià)而能夠用作使許多材料的單晶生長的基板。

在這些材料中，帶隙為2.2eV(300K)這么高的作為寬帶隙半導(dǎo)體材料的立方晶碳化硅(3C-SiC)作為次世代的低損耗的功率設(shè)備用半導(dǎo)體材料而受到期待，尤其從能夠在廉價(jià)的硅基板上進(jìn)行膜生長或單晶生長(異質(zhì)外延)這一點(diǎn)來說，也非常有用。

然而，立方晶碳化硅的晶格常數(shù)為0.436nm，比立方晶硅的晶格常數(shù)(0.543nm)小20％左右。另外，立方晶碳化硅與立方晶硅在熱膨脹系數(shù)上存在8％左右的差。因此，在使單晶生長的立方晶碳化硅中容易產(chǎn)生大量的空隙或錯(cuò)配轉(zhuǎn)移，難以獲得結(jié)晶缺陷少的高品質(zhì)的外延膜。

對(duì)用于解決這種問題的技術(shù)進(jìn)行了研究，例如在專利文獻(xiàn)1中，在碳化硅的生長用基板的表面形成掩膜層后，在掩膜層形成開口部以使基板表面露出，來進(jìn)行單晶碳化硅的外延生長，將開口部的高度設(shè)為開口部的寬度的2^1/2以上且超過所形成的單晶碳化硅的厚度的高度。

【在先技術(shù)文獻(xiàn)】

【專利文獻(xiàn)】

【專利文獻(xiàn)1】日本特開平11-181567號(hào)公報(bào)

然而，在掩膜層的正上方，在單晶碳化硅膜締合而形成的締合部存在缺陷(締合缺陷)。因此，在單晶碳化硅膜的表面形成半導(dǎo)體元件的情況下，在半導(dǎo)體元件的源極區(qū)域附近或漏極區(qū)域附近形成的耗盡層有時(shí)會(huì)橫穿締合缺陷。其結(jié)果是，存在泄漏電流增加且元件特性受損這樣的問題。

發(fā)明內(nèi)容

本發(fā)明的一方式提供一種能夠抑制元件特性的降低的半導(dǎo)體裝置、電氣光學(xué)裝置及電子設(shè)備。

本發(fā)明的一方式涉及的半導(dǎo)體裝置的特征在于，包括：含有硅的基體；配置在所述硅的表面的第一碳化硅膜；配置在所述第一碳化硅膜的表面的掩膜件；對(duì)所述掩膜件的開口部的所述第一碳化硅膜及所述掩膜件進(jìn)行覆蓋的第二碳化硅膜，包括所述第二碳化硅膜的至少一部分的半導(dǎo)體元件具備主體接觸區(qū)域，所述主體接觸區(qū)域包括所述第二碳化硅膜的締合缺陷。

主體接觸區(qū)域是指用于對(duì)形成在該主體接觸區(qū)域的下方的主體區(qū)域的電位進(jìn)行固定的雜質(zhì)區(qū)域。主體接觸區(qū)域是幾乎不對(duì)元件特性造成影響的區(qū)域。根據(jù)該結(jié)構(gòu)，半導(dǎo)體元件的主體接觸區(qū)域配置在俯視觀察下與締合缺陷所在的締合部重疊的位置，因此半導(dǎo)體元件的源極區(qū)域或漏極區(qū)域配置在俯視觀察下與締合部不重疊的位置。即，源極區(qū)域或漏極區(qū)域等對(duì)元件特性造成較大影響的區(qū)域配置在與締合部不重疊的位置。由此，在源極區(qū)域附近或漏極區(qū)域附近形成的耗盡層也配置在俯視觀察下與締合部不重疊的位置。因此，避免耗盡層橫穿締合部的情況。因此，能夠抑制泄漏電流的產(chǎn)生。由此，能夠抑制元件特性的降低。

另外，所述第二碳化硅膜可以通過以所述掩膜件的開口部的所述第一碳化硅膜為基點(diǎn)進(jìn)行外延生長而成。

另外，在本發(fā)明的半導(dǎo)體裝置中，可以構(gòu)成為，所述半導(dǎo)體元件還具備包括源極區(qū)域、漏極區(qū)域、柵極區(qū)域的晶體管區(qū)域，在所述主體接觸區(qū)域與所述漏極區(qū)域之間配置所述源極區(qū)域，在所述晶體管區(qū)域沒有配置所述締合缺陷。

根據(jù)該結(jié)構(gòu)，半導(dǎo)體元件的源極區(qū)域或源電極、漏極區(qū)域或漏電極及柵極區(qū)域或柵電極配置在俯視觀察下與具有締合缺陷的締合部不重疊的位置，因此在俯視觀察下在與源電極、漏電極及柵電極重疊的區(qū)域形成的耗盡層也配置在俯視觀察下與締合部不重疊的位置。因此，在大范圍內(nèi)避免耗盡層橫穿締合部的情況。由此，能夠在大范圍內(nèi)抑制泄漏電流。

另外，在本發(fā)明的半導(dǎo)體裝置中，可以構(gòu)成為，所述掩膜件在從與所述第一碳化硅膜的表面交叉的方向觀察時(shí)沿第一方向延伸，所述締合缺陷沿著所述第一方向配置，所述主體接觸區(qū)域在從與所述第一碳化硅膜的表面交叉的方向觀察時(shí)沿第一方向延伸，所述源極區(qū)域、所述漏極區(qū)域及所述柵極區(qū)域沿著所述主體接觸區(qū)域配置。

根據(jù)該結(jié)構(gòu)，半導(dǎo)體元件的主體接觸區(qū)域、源極區(qū)域或源電極、漏極區(qū)域或漏電極及柵極區(qū)域或柵電極在俯視觀察下彼此平行地呈線狀形成，因此能夠?qū)崿F(xiàn)高密度的元件結(jié)構(gòu)。由此，能夠采用多個(gè)半導(dǎo)體元件排列配置的結(jié)構(gòu)。這種情況下，各柵電極的活性區(qū)域的上部分的長度(以下稱作指長)的合計(jì)構(gòu)成通道寬度。由此，多個(gè)柵電極在每單位面積排列配置，能夠增大每單位面積的通道寬度。由此，能夠?qū)崿F(xiàn)可抑制元件特性的降低且在小的元件面積流過大量的電流的半導(dǎo)體裝置。

另外，在本發(fā)明的半導(dǎo)體裝置中，優(yōu)選所述第二碳化硅膜為立方晶碳化硅膜。