[發明專利]移位寄存器及其驅動方法、柵極驅動裝置與顯示裝置

有效

• 申請號: 201210285264.7
• 申請日: 2012-08-10
• 公開（公告）號: CN102800289A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 李天馬;李宏偉;李凡
• 申請（專利權）人: 京東方科技集團股份有限公司;成都京東方光電科技有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G11C19/28
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 黃燦;趙愛軍

技術領域

本發明涉及顯示領域，尤其涉及一種移位寄存器及其驅動方法、柵極驅動裝置與顯示裝置。

背景技術

在平板顯示當中，實現一幀畫面顯示的基本原理是通過source（源極）驅動將每一行像素所需的數據信號依次從上往下輸出，Gate（柵極）驅動依次從上到下對每一行像素柵極輸入一定寬度的方波進行選通。

現今的制造方法是將柵極驅動IC（集成電路）和源極驅動IC通過COG（Chip?On?Glass，將芯片固定于玻璃上）工藝bonding（綁定）在玻璃面板上。當分辨率較高時，gate驅動輸出較多，驅動IC的長度將增大，這將增大COG工藝的難度，降低產品的良率。

發明內容

本發明的主要目的在于提供一種移位寄存器及其驅動方法，解決了現有技術中輸出波形不穩定，噪音大的問題。

本發明還提供了一種柵極驅動裝置和顯示裝置，解決了現有技術中需要將柵極驅動IC和源極驅動IC通過COG工藝綁定在玻璃面板上而導致產品良率降低的問題。

為了達到上述目的，本發明提供了一種移位寄存器，包括預充電單元、上拉控制單元、上拉單元、下拉控制單元、下拉單元、起始信號輸入端、第一時鐘信號輸入端、第二時鐘信號輸入端，其中，

預充電單元，分別與起始信號輸入端、第一時鐘信號輸入端、控制節點和驅動電源的低電平輸出端連接，用于在預充電階段利用起始信號進行預充電，以使得控制節點的電位為高電平，并在輸出階段維持所述控制節點的電位為高電平；

上拉控制單元，分別與所述控制節點、上拉節點、第二時鐘信號輸入端、驅動電源的高電平輸出端和低電平輸出端連接，在起始階段、預充電階段和復位階段控制上拉節點的電位為低電平，在輸出階段控制上拉節點的電位為高電平；

下拉控制單元，分別與所述控制節點、下拉節點、驅動電源的高電平輸出端和驅動電平的低電平輸出端連接，用于在起始階段、復位階段和結束階段控制下拉節點電位為高電平，并在預充電階段和輸出階段控制下拉節點的電位為低電平；

上拉單元，分別與所述上拉節點和輸出端連接，用于當上拉節點的電位為高電平時開啟從而控制輸出端輸出高電平；

下拉單元，分別與所述下拉節點、所述輸出端和所述驅動電源的低電平輸出端連接，用于當下拉節點的電位為高電平時開啟從而控制輸出端輸出低電平。

其中，預充電單元包括預充電薄膜晶體管和存儲電容；

預充電薄膜晶體管，柵極與第一時鐘信號輸入端連接，漏極與起始信號輸入端連接，源極與控制節點連接并通過所述存儲電容與驅動電源的低電平輸出端連接。

其中，上拉控制單元包括第一上拉控制薄膜晶體管、第二上拉控制薄膜晶體管和第三上拉控制薄膜晶體管，其中，

第一上拉控制薄膜晶體管，柵極與所述控制節點連接，漏極與第二時鐘信號輸入端連接，源極與所述第二上拉控制薄膜晶體管的柵極連接；

第二上拉控制薄膜晶體管，漏極與驅動電源的高電平輸出端連接，源極與上拉節點連接；

第三上拉控制薄膜晶體管，柵極與第一時鐘信號輸入端連接，漏極與上拉節點連接，源極與驅動電源的低電平輸出端連接。

其中，下拉單元包括下拉薄膜晶體管；

下拉薄膜晶體管，柵極與下拉節點連接，源極與驅動電源的低電平輸出端連接，漏極與輸出端連接。

其中，上拉單元還與所述驅動電源的高電平輸出端連接；

上拉單元包括上拉薄膜晶體管；

上拉薄膜晶體管，柵極與上拉節點連接，源極與輸出端連接，漏極與驅動電源的高電平輸出端連接。

其中，下拉控制單元包括第一下拉控制薄膜晶體管和第二下拉控制薄膜晶體管，

第一下拉控制薄膜晶體管，柵極和漏極與驅動電源的高電平輸出端連接，源極與下拉節點連接；

第二下拉控制薄膜晶體管，柵極與控制節點連接，漏極與下拉節點連接，源極與驅動電源的低電平輸出端連接。

其中，上拉單元還與第二時鐘信號輸入端連接；

上拉單元包括上拉薄膜晶體管；

上拉薄膜晶體管，柵極與上拉節點連接，源極與輸出端連接，漏極與第二時鐘信號輸入端連接。

其中，下拉控制單元還分別與第一時鐘信號輸入端和第二時鐘信號輸入端連接；

下拉控制單元包括第一下拉控制薄膜晶體管、第二下拉控制薄膜晶體管和第三下拉控制薄膜晶體管，其中，

第一下拉控制薄膜晶體管，柵極與第二時鐘信號輸入端連接，漏極與驅動電源的高電平輸出端連接，源極與下拉節點連接；