[發(fā)明專利]金屬柵極半導(dǎo)體器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210282890.0
• 申請(qǐng)日: 2012-08-09
• 公開(kāi)（公告）號(hào): CN103367254A
• 公開(kāi)（公告）日: 2013-10-23
• 發(fā)明（設(shè)計(jì)）人: 莊學(xué)理;朱鳴;林慧雯;楊寶如
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238;H01L21/28;H01L27/092;H01L29/49
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

技術(shù)領(lǐng)域

本發(fā)明涉及一種金屬柵極半導(dǎo)體器件及其制造方法。

背景技術(shù)

半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了迅速的發(fā)展。IC材料和設(shè)計(jì)的技術(shù)發(fā)展產(chǎn)生出多代IC，每代IC都具有比前一代更小但更復(fù)雜的電路。在IC的發(fā)展過(guò)程中，大體上增大了功能密度(即，每個(gè)芯片面積的互連器件的數(shù)量)，而減小了幾何尺寸(即，使用制造工藝可以產(chǎn)生的最小部件(或線))。這種按比例縮小的工藝的優(yōu)點(diǎn)大體上在于提高了生產(chǎn)效率并且降低了相關(guān)費(fèi)用。這種按比例縮小還增加了IC的處理和制造的復(fù)雜性，并且為了實(shí)現(xiàn)這些發(fā)展，IC的處理和制造也需要類似的發(fā)展。

在一些IC設(shè)計(jì)中由于技術(shù)節(jié)點(diǎn)縮小而實(shí)施的一個(gè)進(jìn)步就是以金屬柵電極來(lái)替代通常的多晶硅柵電極，從而改善部件尺寸減小的器件的性能。形成金屬柵極堆疊的一種工藝被稱為替換或“后柵極”工藝，在該工藝中“后”制造最后的柵極堆疊，這減小了在形成柵極之后必須執(zhí)行的后續(xù)工藝(包括高溫處理)的數(shù)量。然而在CMOS制造中仍然存在實(shí)施這種部件和工藝的挑戰(zhàn)。具有位于單個(gè)襯底上的不同類型的柵極結(jié)構(gòu)的器件增加了這些挑戰(zhàn)。

因此，需要一種為形成在襯底上的每個(gè)NMOS和PMOS晶體管提供不同配置的金屬柵極結(jié)構(gòu)的方法和半導(dǎo)體器件。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種方法，包括：在襯底的第一區(qū)域上形成第一功函數(shù)金屬層；在所述第一區(qū)域中的所述第一功函數(shù)金屬層上以及所述襯底的第二區(qū)域上形成金屬層；在所述金屬層上形成偽層；使所述偽層，所述第一功函數(shù)金屬層，以及所述金屬層圖案化，從而在所述襯底的所述第一區(qū)域中形成第一柵極結(jié)構(gòu)而在所述襯底的所述第二區(qū)域中形成第二柵極結(jié)構(gòu)，其中，所述第一柵極結(jié)構(gòu)包括所述偽層、所述第一功函數(shù)金屬層以及所述金屬層，而所述第二柵極結(jié)構(gòu)包括所述偽層和所述金屬層；在形成所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)之后，去除所述偽層，從而暴露出所述金屬層；以及處理所述金屬層。

在上述方法中，其中，所述處理包括氧處理。

在上述方法中，其中，所述處理包括轉(zhuǎn)化所述金屬層的成分。

在上述方法中，其中，所述處理包括轉(zhuǎn)化所述金屬層的成分，其中，經(jīng)過(guò)轉(zhuǎn)化的成分為p型器件提供功函數(shù)。

在上述方法中，其中，所述處理包括轉(zhuǎn)化所述金屬層的成分，其中，經(jīng)過(guò)轉(zhuǎn)化的成分包括將TiN成分轉(zhuǎn)化成TiON成分。

在上述方法中，其中，所述第一柵極結(jié)構(gòu)與nFET器件相關(guān)，而所述第二柵極結(jié)構(gòu)與pFET器件相關(guān)。

在上述方法中，其中，所述第一功函數(shù)金屬層包括保護(hù)層和另一金屬層。

在上述方法中，其中，所述第一功函數(shù)金屬層包括保護(hù)層和另一金屬層，其中，所述填充層包括阻擋層和填充金屬層。

根據(jù)本發(fā)明的另一方面，還提供了一種方法，包括：形成與NMOS晶體管相關(guān)的第一柵極結(jié)構(gòu)部分，其中，所述第一柵極結(jié)構(gòu)部分包括柵極電介質(zhì)、保護(hù)層、位于所述保護(hù)層上的第一金屬層，以及位于所述第一金屬層上面的第二金屬層，其中，所述第一金屬層是n型金屬；形成與PMOS晶體管相關(guān)的第二柵極結(jié)構(gòu)部分，其中，所述第二柵極結(jié)構(gòu)部分包括所述柵極電介質(zhì)和形成在所述柵極電介質(zhì)上的所述第二金屬層，其中所述第二柵極結(jié)構(gòu)不包括所述第一金屬層；在所述第一柵極結(jié)構(gòu)部分和所述第二柵極結(jié)構(gòu)部分上形成位于所述第二金屬層上面的偽層；同時(shí)去除第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)兩者中的偽層，從而形成溝槽；以及用填充金屬填充所述溝槽。

在上述方法中，進(jìn)一步包括：在去除所述偽層之后和填充所述溝槽之前，處理所述第二金屬層。

在上述方法中，進(jìn)一步包括：在去除所述偽層之后和填充所述溝槽之前，處理所述第二金屬層，其中，所述處理將氧引入到了所述第二金屬層中。

在上述方法中，其中，形成所述第二柵極結(jié)構(gòu)部分包括在所述柵極電介質(zhì)上直接形成所述第二金屬層。

在上述方法中，其中，形成所述第一柵極結(jié)構(gòu)部分包括：在所述襯底的第一區(qū)域和第二區(qū)域中的襯底上形成柵極介電層；在所述襯底上形成保護(hù)層和所述第一金屬層，并且將所述保護(hù)層和所述第一金屬層圖案化成僅設(shè)置在所述襯底的所述第一區(qū)域上；在所述襯底的所述第一區(qū)域和所述第二區(qū)域的所述襯底上形成所述第二金屬層；以及使所述柵極介電層、所述保護(hù)層、所述第一金屬層，以及所述第二金屬層圖案化，從而在所述襯底的所述第一區(qū)域中形成所述第一柵極結(jié)構(gòu)部分。

在上述方法中，其中，所述偽層是多晶硅。

根據(jù)本發(fā)明的另一方面，還提供了一種器件，包括：

第一柵極結(jié)構(gòu)，包括：