[發明專利]化合物半導體器件及其制造方法

有效

• 申請號: 201210277906.9
• 申請日: 2012-08-06
• 公開（公告）號: CN102956679A
• 公開（公告）日: 2013-03-06
• 發明（設計）人: 小谷淳二;石黑哲郎;苫米地秀一
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/417;H01L29/778;H01L21/335;H02M5/458
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 顧晉偉;董文國

1.一種化合物半導體器件，包括：

襯底；

設置在所述襯底之上的GaN化合物半導體多層結構；以及

基于AlN的并且設置在所述襯底與所述GaN化合物半導體多層結構之間的應力消除層，

其中所述應力消除層的與所述GaN化合物半導體多層結構接觸的表面具有深度為5nm或更大并且以2×10¹⁰cm^-2或更大的數目密度形成的凹部。

2.根據權利要求1所述的化合物半導體器件，其中所述應力消除層的與所述GaN化合物半導體多層結構接觸的所述表面具有深度為6nm或更大并且以2×10¹⁰cm^-2或更大的數目密度形成的凹部。

3.一種化合物半導體器件，包括：

襯底；

設置在所述襯底之上的GaN化合物半導體多層結構；以及

基于AlN的并且設置在所述襯底與所述GaN化合物半導體多層結構之間的應力消除層，

其中所述應力消除層的與所述GaN化合物半導體多層結構接觸的表面具有深度為7nm或更大并且以8×10⁹cm^-2或更大的數目密度形成的凹部。

4.根據權利要求3所述的化合物半導體器件，其中所述應力消除層的與所述GaN化合物半導體多層結構接觸的所述表面具有深度為15nm或更大并且以9×10⁹cm^-2或更大的數目密度形成的凹部。

5.根據權利要求1所述的化合物半導體器件，其中所述凹部中的每一個的直徑為30nm或更大。

6.根據權利要求1所述的化合物半導體器件，其中所述凹部中的每一個的直徑為80nm或更大。

7.根據權利要求1所述的化合物半導體器件，其中對所述應力消除層的與所述GaN化合物半導體多層結構接觸的所述表面擬合的粗糙度曲線的偏度是負的。

8.根據權利要求1所述的化合物半導體器件，其中所述GaN化合物半導體多層結構包括電子傳輸層和電子供給層。

9.根據權利要求8所述的化合物半導體器件，還包括設置在所述電子供給層之上的源電極、柵電極以及漏電極。

10.根據權利要求1所述的化合物半導體器件，其中所述襯底是Si襯底、SiC襯底或藍寶石襯底。

11.一種包含化合物半導體器件的電源系統，所述化合物半導體器件包括：

襯底；

設置在所述襯底之上的GaN化合物半導體多層結構；以及

基于AlN的并且設置在所述襯底與所述GaN化合物半導體多層結構之間的應力消除層，

其中所述應力消除層的與所述GaN化合物半導體多層結構接觸的表面具有深度為5nm或更大并且以2×10¹⁰cm^-2或更大的數目密度形成的凹部。

12.一種包含化合物半導體器件的大功率放大器，所述化合物半導體器件包括：

襯底；

設置在所述襯底之上的GaN化合物半導體多層結構；以及

基于AlN的并且設置在所述襯底與所述GaN化合物半導體多層結構之間的應力消除層，

其中所述應力消除層的與所述GaN化合物半導體多層結構接觸的表面具有深度為5nm或更大并且以2×10¹⁰cm^-2或更大的數目密度形成的凹部。

13.一種用于制造化合物半導體器件的方法，包括：

在襯底之上形成基于AlN的應力消除層；以及

在所述應力消除層上形成GaN化合物半導體多層結構，

其中在形成所述應力消除層時，在所述應力消除層的與所述GaN化合物半導體多層結構接觸的表面中形成深度為5nm或更大的凹部，并且所述凹部以2×10¹⁰cm^-2或更大的數目密度形成。

14.根據權利要求13所述的方法，其中在形成所述應力消除層時，在所述應力消除層的與所述GaN化合物半導體多層結構接觸的所述表面中形成深度為6nm或更大的凹部，并且所述凹部以2×10¹⁰cm^-2或更大的數目密度形成。