[發(fā)明專(zhuān)利]一種能夠進(jìn)行業(yè)務(wù)硬件加速的裝置及其方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210277188.5
• 申請(qǐng)日: 2012-08-06
• 公開(kāi)（公告）號(hào): CN102769574A
• 公開(kāi)（公告）日: 2012-11-07
• 發(fā)明（設(shè)計(jì)）人: 王志剛;郭曉陽(yáng);王建俠
• 申請(qǐng)（專(zhuān)利權(quán)）人: 華為技術(shù)有限公司
• 主分類(lèi)號(hào): H04L12/56
• 分類(lèi)號(hào): H04L12/56
• 代理公司: 北京永新同創(chuàng)知識(shí)產(chǎn)權(quán)代理有限公司 11376
• 代理人: 鐘勝光

1.一種能夠進(jìn)行業(yè)務(wù)硬件加速的裝置，包括：

邏輯硬件加速模塊，配置為接收來(lái)自核心網(wǎng)的下行數(shù)據(jù)報(bào)文，并且將所述下行數(shù)據(jù)報(bào)文存儲(chǔ)到中央處理單元（CPU）的內(nèi)存區(qū)中；以及

CPU，配置為從所述內(nèi)存區(qū)獲取所述下行數(shù)據(jù)報(bào)文，并且對(duì)所述下行數(shù)據(jù)報(bào)文執(zhí)行GPRS隧道協(xié)議用戶(hù)面部分（GTPU）協(xié)議處理以及報(bào)文數(shù)據(jù)匯聚協(xié)議（PDCP）處理，

其中，所述邏輯硬件加速模塊進(jìn)一步配置為對(duì)經(jīng)過(guò)所述PDCP處理的數(shù)據(jù)報(bào)文執(zhí)行無(wú)線鏈路控制（RLC）處理以生成RLC協(xié)議數(shù)據(jù)單元（PDU），對(duì)所述RLC?PDU執(zhí)行幀協(xié)議（FP）組幀處理和封裝處理以生成下行以太網(wǎng)報(bào)文，并且發(fā)送所述下行以太網(wǎng)報(bào)文。

2.如權(quán)利要求1所述的裝置，其中，所述邏輯硬件加速模塊包括：

背板接口模塊，配置為從所述核心網(wǎng)接收所述下行數(shù)據(jù)報(bào)文；

內(nèi)存管理模塊，配置為分配所述CPU的內(nèi)存地址；以及

接收匹配模塊，配置為確定所述下行數(shù)據(jù)報(bào)文是否需要由所述CPU處理，并且在確定所述下行數(shù)據(jù)報(bào)文需要由所述CPU處理的情況下，基于所述內(nèi)存地址將所述下行數(shù)據(jù)報(bào)文存儲(chǔ)到所述內(nèi)存區(qū)中。

3.如權(quán)利要求1所述的裝置，其中，

所述邏輯硬件加速模塊進(jìn)一步配置為向所述CPU發(fā)送接收消息，該接收消息包括所述下行數(shù)據(jù)報(bào)文在所述內(nèi)存區(qū)中的存儲(chǔ)地址，以及

所述CPU進(jìn)一步配置為基于所述接收消息中包括的所述存儲(chǔ)地址，從所述內(nèi)存區(qū)獲取所述下行數(shù)據(jù)報(bào)文。

4.如權(quán)利要求1所述的裝置，其中，

所述CPU進(jìn)一步配置為向所述邏輯硬件加速模塊發(fā)送插入消息，該插入消息包括所述經(jīng)過(guò)所述PDCP處理的數(shù)據(jù)報(bào)文在所述內(nèi)存區(qū)中的存儲(chǔ)地址，以及

所述邏輯硬件加速模塊進(jìn)一步配置為基于所述插入消息中包括的所述存儲(chǔ)地址，從所述內(nèi)存區(qū)獲取所述經(jīng)過(guò)所述PDCP處理的數(shù)據(jù)報(bào)文。

5.如權(quán)利要求1所述的裝置，其中，所述邏輯硬件加速模塊包括：

RLC控制/狀態(tài)處理模塊，配置為生成控制狀態(tài)PDU；

下行重傳和切片模塊，配置為對(duì)經(jīng)過(guò)所述PDCP處理的數(shù)據(jù)報(bào)文執(zhí)行重傳、分段、級(jí)聯(lián)以及添加輪詢(xún)查詢(xún)標(biāo)志處理；

PDU成幀模塊，配置為基于所述RLC控制/狀態(tài)處理模塊以及所述下行重傳和切片模塊的處理來(lái)生成關(guān)于所述RLC?PDU的描述信息；

RLC?PDU調(diào)度模塊，配置為根據(jù)所述描述信息從所述內(nèi)存區(qū)中讀取PDU數(shù)據(jù)；以及

加解密處理模塊，配置為從所述RLC?PDU調(diào)度模塊獲取所述PDU數(shù)據(jù)并且執(zhí)行加密處理，以便生成所述RLC?PDU。

6.如權(quán)利要求1所述的裝置，其中，所述邏輯硬件加速模塊包括：

幀協(xié)議（FP）組幀模塊，配置為對(duì)所述RLC?PDU執(zhí)行MAC-d?C/T封裝和比特移位處理，并且執(zhí)行FP幀生成處理，以便生成FP幀；以及

媒體訪問(wèn)控制（MAC）封裝模塊，配置為對(duì)所述FP幀執(zhí)行傳輸層處理，并且封裝MAC頭和虛擬局域網(wǎng)（VLAN）標(biāo)簽，以便生成所述下行以太網(wǎng)報(bào)文。

7.如權(quán)利要求1所述的裝置，其中，

所述邏輯硬件加速模塊還配置為接收來(lái)自基站的上行數(shù)據(jù)報(bào)文，對(duì)所述上行數(shù)據(jù)報(bào)文執(zhí)行解封裝處理以生成經(jīng)過(guò)解封裝處理的PDU，對(duì)所述經(jīng)過(guò)解封裝處理的PDU執(zhí)行RLC處理以生成業(yè)務(wù)數(shù)據(jù)單元（SDU），并且將所述SDU存儲(chǔ)到所述CPU的內(nèi)存區(qū)中，

所述CPU還配置為從所述內(nèi)存區(qū)獲取所述SDU，并且對(duì)所述SDU執(zhí)行封裝處理以生成上行以太網(wǎng)報(bào)文，以及

所述邏輯硬件加速模塊還配置為發(fā)送所述上行以太網(wǎng)報(bào)文。

8.如權(quán)利要求7所述的裝置，其中，所述邏輯硬件加速模塊包括：

背板接口模塊，配置為從所述基站接收所述上行數(shù)據(jù)報(bào)文；

接收匹配模塊，配置為確定所述上行數(shù)據(jù)報(bào)文是否是增強(qiáng)專(zhuān)用信道（EDCH）數(shù)據(jù)報(bào)文；以及

EDCH上行處理模塊，配置為在所述接收匹配模塊確定所述上行數(shù)據(jù)報(bào)文是EDCH數(shù)據(jù)報(bào)文時(shí)，執(zhí)行EDCH幀協(xié)議（FP）幀處理、MAC-es/is處理和MAC-d排序處理，以便生成所述經(jīng)過(guò)解封裝處理的PDU。