[發明專利]半導體電路

有效

• 申請號: 201210276340.8
• 申請日: 2012-08-03
• 公開（公告）號: CN102916688A
• 公開（公告）日: 2013-02-06
• 發明（設計）人: 許暢宰
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H03K19/094
• 分類號: H03K19/094;H03K19/003
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

相關申請的交叉引用

本申請要求于2011年8月4日提交的韓國專利申請序列號為No.10-2011-0077782的優先權，其全部內容通過引用結合在本申請中。

技術領域

本發明涉及一種安裝在電子設備上的半導體電路，更具體地，涉及一種能夠去除混合在輸入信號中的噪聲的半導體電路。

背景技術

通常，在電子設備中，在電源線或信號線中產生噪聲，并且存在由于噪聲的影響，安裝在電子設備中的半導體電路出現故障的問題。

例如，當由于噪聲施加到半導體電路的復位端子導致半導體發生故障時，由于內部電路可能被初始化，在電子設備中可能發生嚴重問題。

進一步地，當噪聲混合在輸入到半導體電路的信號中時，由于噪聲可能被判斷為輸入信號，這可能是干擾電子設備正常操作和電子設備故障的主要原因。

因此，為了解決這個問題，提出了一種可去除噪聲的半導體電路。然而，在傳統半導體電路中，當多個噪聲不斷疊加在輸入信號上時，存在一個問題就是很難精確的去除相應的噪聲。

相關在先技術文獻

日本專利公開號1995-095022

發明內容

完成本發明是為了解決上述問題，因此，本發明的一個目的是提供一種能夠更有效地去除混合在高電平輸入信號中的低電平噪聲和混合在低電平輸入信號中混合的高電平噪聲的半導體電路。

根據本發明的一個方面，為達到該目的，提供了一種半導體電路，包括：延遲單元，用于對輸入信號延遲預定時間以輸出延遲信號；電壓調節單元，用于根據輸入信號的電平對電壓進行充電和放電；以及組合單元，用于根據使用所述輸入信號的電平和從延遲單元輸出的信號的電平產生的信號，對電壓調節單元的充電和放電操作進行控制。

在此，延遲單元可包括將輸入信號的電平反相以輸出反相信號的多個反相器。

進一步地，延遲單元可包括串聯連接的第一和第二反相器，電壓調節單元可連接在第一和第二反相器的連接點與地線之間。

第一反相器可包括根據輸入信號的電平選擇性地執行開關操作的第一和第二開關。

此時，第一和第二開關可分別由PMOS和NMOS組成。

此外，第一反相器可包括分別連接至第一和第二開關的第一和第二電流源。

進一步地，電壓調節單元可包括根據第一和第二開關的開關操作對電壓進行充電和放電的電容器。

此外，當輸入信號從低電平變為高電平時，第一反相器可斷開第一開關并閉合第二開關，電壓調節單元可根據第二開關的閉合操作對電壓進行放電。

此時，當從電壓調節單元放電的電壓比預設參考電壓低時，第二反相器可輸出高電平信號，當從電壓調節單元放電的電壓不比預設參考電壓低時，輸出低電平信號。

同時，當輸入信號從高電平變為低電平時，第一反相器可閉合第一開關并斷開第二開關，電壓調節單元可根據第一開關的關閉操作對電壓進行充電。

在此，當電壓調節單元中充電的電壓比預設參考電壓高時，第二反相器可輸出低電平信號，當電壓調節單元中充電的電壓不比預設參考電壓高時，輸出高電平信號。

此外，組合單元可包括：第一和第二運算器，通過組合輸入信號和從延遲單元輸出的信號執行邏輯運算；第三和第四開關，根據由第一和第二運算器產生的信號的電平執行開關操作。

此時，第一和第二運算器可分別有或門和與門組成。

同時，延遲單元可包括順序串聯連接的第一反相器至第六反相器，電壓調節單元可連接在第三和第四反相器的連接點與地線之間。

第三反相器可包括：第一和第二開關，根據輸入信號電平選擇性地執行開關操作；以及第一和第二電流源，分別連接至第一和第二開關。

此外，組合單元可根據由輸入第二反相器的信號和從第五反相器輸出的信號組合產生的信號，對電壓調節單元的充電和放電操作進行控制。

進一步地，組合單元可包括：第一和第二運算器，通過組合輸入第二反相器的信號和從第五反相器輸出的信號執行邏輯運算；第三和第四開關，根據第一和第二運算器產生的信號電平執行開關操作。

在此，第一和第二運算器可分別由與非門和或非門組成。

附圖說明

由結合附圖對實施方式的以下描述，當前總發明構思的這些和/或其他方面和優勢將變得明顯并更易理解：

圖1為根據本發明實施方式的半導體電路的結構圖；

圖2為示出半導體電路去除噪聲操作的時序圖；